一种改进型硬复位电路制造技术

本发明专利技术公开了一种改进型硬复位电路，包括一低功耗芯片U0，该低功耗芯片U0具有多个GPIO引脚、多个SNS引脚、一个GND引脚以及一个VCC引脚，低功耗芯片U0内部保护二级管导通,会把接GPIO引脚的3.0V电压倒灌到VCC引脚，造成VCC引脚有2.8V。改进型硬复位电路的连接结构是：电阻R28一端接至VCC引脚，另一端接到电池输出电压端子；电容C26一端接至VCC引脚，另一端接地；电容C22一端接至VUSB端子；N沟道MOS管Q3的漏极D接至VCC引脚，其源极S接至电容C26的接地端，其栅极G接至电容C22的另一端；电阻R24两端分别接至N沟道MOS管Q3的源极S和N沟道MOS管Q3的栅极G。本发明专利技术改进后的硬复位电路，就算选用会倒灌电压的芯片，也能够强制让芯片供电引脚硬复位，避免芯片软件跑死。避免芯片软件跑死。避免芯片软件跑死。

【技术实现步骤摘要】
一种改进型硬复位电路


[0001]本专利技术涉及充电
，具体的说是涉及一种改进型硬复位电路。

技术介绍

[0002]在耳机充电领域中，近年来，各种各样的便携式电子产品发展迅猛，无线耳机就是如今具有相当代表性的便携式电子产品之一，无线耳机需要其内部的锂电池供电。
[0003]无线耳机与充电仓配合应用中，初始充电仓处于待机状态，当无线耳机放入充电仓，充电仓检测到耳机插入，便开启升压输出DC5V为无线耳机充电。当充电仓检测到耳机拿出，又重新进入待机状态，以减小自身功耗。
[0004]如图1所示，图1是传统的充电硬复位电路，图1中，低功耗芯片U0具有多个GPIO引脚、多个SNS引脚、一个GND引脚以及一个VCC引脚，所述多个SNS引脚均分别通过电阻接到耳机传感端子，低功耗芯片U0上的多个GPIO引脚输出接外部电路，外部电路常态为高电平3.0V时，电压会倒灌给GPIO引脚输入，GPIO引脚又经过低功耗芯片U0芯片内部电路保护二级管导通，低功耗芯片U0内部输出2.8V电压到VCC引脚。
[0005]VCC引脚分别连接至P沟道MOS管Q2的漏极D和一电容C26的一端，电容C26的另一端接地，P沟道MOS管Q2的栅极G分别连接电容C22和电阻R24，电容C22的另一端接入VUSB端子，所述电阻R24的另一端接至所述电容C26的接地端，所述P沟道MOS管Q2的源极S接至电池的VBAT端子。
[0006]以上传统的充电硬复位电路中，是采用断电的方式硬复位。充电前，P沟道MOS管Q2的栅极G通过电阻R24接地GND,P沟道MOS管Q2的栅极G电位为0V,其源极S高电平4.2V，P沟道MOS管Q2的栅极G电压低于P沟道MOS管Q2的源极S，P沟道MOS管Q2的源极S和P沟道MOS管Q2的漏极D导通，VBAT端子上的电压经过P沟道MOS管Q2给低功耗芯片U0的VCC引脚供电；耳机放入充电盒充电的最开始约2秒，P沟道MOS管Q2的栅极G为高电平5V,P沟道MOS管Q2的源极S高电平4.2V，P沟道MOS管的栅极G电压高于P沟道MOS管的源极S，P沟道MOS管的的源极S和P沟道MOS管的漏极D断开，VBAT端子上的电压经过P沟道MOS管Q2断开停止给低功耗芯片U0的VCC引脚供电；这时低功耗芯片U0内部有倒灌电压在VCC引脚上，低功耗芯片U0的VCC脚是内部的倒灌电压供电，软件还在运行。
[0007]因此，低功耗芯片U0会出现不能硬复位的情况。
[0008]有鉴于此，需要设计一种即使低功耗芯片U0供电VCC引脚出现有倒灌电压，也能够对供电VCC引脚瞬间进行拉低至0V电位的硬复位电路。

技术实现思路

[0009]针对现有技术中的不足，本专利技术要解决的技术问题在于提供了一种改进型硬复位电路，设计该改进型硬复位电路的目的是对出现倒灌电压的芯片强制接地，以实现电路快速硬复位。
[0010]为解决上述技术问题，本专利技术通过以下方案来实现：本专利技术的一种改进型硬复位
电路，包括一低功耗芯片U0，该低功耗芯片U0具有多个GPIO引脚、多个SNS引脚、一个GND引脚以及一个VCC引脚，所述多个SNS引脚均分别通过电阻接到耳机端子，所述低功耗芯片U0的多个GPIO引脚输出接外部电路，外部电路常态为高电平3.0V时，电压会倒灌给GPIO引脚输入，GPIO引脚又经过低功耗芯片U0内部电路保护二级管导通，低功耗芯片U0内部输出2.8V电压到VCC引脚，也能进行强制硬复位电路，所述改进型硬复位电路还包括：
[0011]电阻R28，一端接至所述VCC引脚，另一端接到电池输出电压端子；
[0012]电容C26，一端接至所述VCC引脚，另一端接地；
[0013]电容C22，一端接至所述VUSB端子；
[0014]一N沟道MOS管Q3，该N沟道MOS管Q3的漏极D接至所述VCC引脚，其源极S接至所述电容C26的接地端，其栅极G接至所述电容C22的另一端；
[0015]电阻R24，两端分别接至所述N沟道MOS管Q3的源极S和所述N沟道MOS管Q3的栅极。
[0016]进一步的，所述电阻R28阻值为1K。
[0017]进一步的，所述电容C26为104电容。
[0018]进一步的，所述电容C22为105电容。
[0019]进一步的，所述N沟道MOS管Q3的型号为CJ3134K。
[0020]进一步的，所述电阻R24的阻值为470K。
[0021]进一步的，所述低功耗芯片U0为可编程单片机。
[0022]相对于现有技术，本专利技术的有益效果是：本专利技术将传统的硬复位电路进行改进，改进后的硬复位电路在选用可能产生倒灌电压的芯片，能够强制硬复位，避免芯片软件跑死。
附图说明
[0023]图1为本专利技术传统的硬复位电路图。
[0024]图2为本专利技术改进型硬复位电路图。
具体实施方式
[0025]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，使本专利技术的优点和特征能更易于被本领域技术人员理解，从而对本专利技术的保护范围做出更为清楚明确的界定。显然，本专利技术所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0026]此外，下面所描述的本专利技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0027]实施例1：本专利技术的具体结构如下：
[0028]请参照附图2，本专利技术的一种改进型硬复位电路，包括一低功耗芯片U0，该低功耗芯片U0具有多个GPIO引脚、多个SNS引脚、一个GND引脚以及一个VCC引脚，所述多个SNS引脚均分别通过电阻接到耳机传感端子，低功耗芯片U0上的多个GPIO引脚输出接外部电路，外部电路常态为高电平3.0V时，电压会倒灌给GPIO引脚输入，GPIO引脚又经过低功耗芯片U0内部电路保护二级管导通，低功耗芯片U0内部输出2.8V电压到VCC引脚，所述改进型硬复位电路还包括：
[0029]电阻R28，一端接至所述VCC引脚，另一端接到电池输出电压端子；
[0030]电容C26，一端接至所述VCC引脚，另一端接地；
[0031]电容C22，一端接至VUSB端子；
[0032]一N沟道MOS管Q3，该N沟道MOS管Q3的漏极D接至所述VCC引脚，其源极S接至所述电容C26的接地端，其栅极G接至所述电容C22的另一端；
[0033]电阻R24，两端分别接至所述N沟道MOS管Q3的源极S和所述N沟道MOS管Q3的栅极G。
[0034]本实施例的一种优选技术方案：所述电阻R28阻值为1K。
[0035]本实施例的一种优选技术方案：所述电容C26为104电容。
[0036]本实施例的一种优选技术方案：所述电容C22为105电容。
[0037]本实施例的一种优选技术方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改进型硬复位电路，包括一低功耗芯片U0，该低功耗芯片U0具有多个GPIO引脚、多个SNS引脚、一个GND引脚以及一个VCC引脚，所述多个SNS引脚均分别通过电阻接到耳机传感端子，低功耗芯片U0上的多个GPIO引脚输出接外部电路，外部电路常态为高电平3.0V时，电压会倒灌给GPIO引脚输入，GPIO引脚又经过低功耗芯片U0内部电路保护二级管导通，低功耗芯片U0内部输出2.8V电压到VCC引脚，其特征在于，所述改进型硬复位电路还包括：电阻R28，一端接至所述VCC引脚，另一端接到电池输出电压端子；电容C26，一端接至所述VCC引脚，另一端接地；电容C22，一端接至VUSB端子；一N沟道MOS管Q3，该N沟道MOS管Q3的漏极D接至所述VCC引脚，其源极S接至所述电容C26的...

【专利技术属性】
技术研发人员：吴乐鸿，陈小龙，韩金俊，曾广辉，
申请(专利权)人：深圳市奥凯睿科技有限公司，
类型：发明
国别省市：