一种占空比测量系统技术方案

本实用新型专利技术公开了一种占空比测量系统，包括信号发生电路、第一信号处理电路、第二信号处理电路、第一驱动电路、第一显示电路、第二驱动电路以及第二显示电路；信号发生电路分别与第一信号处理电路和第二信号处理电路电性连接，第一信号处理电路与第二信号处理电路电性连接，第二信号处理电路分别与第一驱动电路和第二驱动电路电性连接，第一驱动电路与第一显示电路电性连接，第二驱动电路与第二显示电路电性连接。本实用新型专利技术实现了占空比的测量和占空比的显示，使占空比测量更加精准，且该占空比测量系统可以用于实验教学，在需要测量占空比时，可以将信号发生电路的输出替换为待测量PWM信号，即可完成占空比的测量，使用范围更加广泛。广泛。广泛。

【技术实现步骤摘要】
一种占空比测量系统


[0001]本技术属于占空比测量领域，具体涉及一种占空比测量系统。

技术介绍

[0002]随着集成电路技术的高速发展，集成电路的工作速度得到了不断地提高，同时为了进一步加大数据的处理吞吐率，流水线和DDR(双数据速率)等技术得到了广泛的应用。在双数据速率，甚至四数据速率采样过程中，高速时钟信号的上升沿及下降沿需要和数据信号的稳定区间严格对准，此时时钟信号发生抖动或者占空比出现偏差都可能引起数据的采样错误。另外，在现代控制系统中，脉冲宽度调制(PWM)技术是较为常见的实现方法，其原理就是通过改变PWM信号的占空比来达到控制对象的目的。然而在实际过程中，运行频率、温度、电压、传播链路、电路类型、负载和工艺等一系列不确定因素都影响着信号的性能。
[0003]在现有技术中，当直流斩波及脉宽调制实验时，对重要参数占空比的测量都是采用示波器比对的方法读出的，读取误差较大，从而使实验测量结果与理论计算值之间存在很大的误差。

技术实现思路

[0004]针对现有技术中的上述不足，本技术提供的一种占空比测量系统解决了现有技术中存在的问题。
[0005]为了达到上述专利技术目的，本技术采用的技术方案为：一种占空比测量系统，包括信号发生电路、第一信号处理电路、第二信号处理电路、第一驱动电路、第一显示电路、第二驱动电路以及第二显示电路；
[0006]所述信号发生电路分别与第一信号处理电路和第二信号处理电路电性连接，所述第一信号处理电路与第二信号处理电路电性连接，所述第二信号处理电路分别与第一驱动电路和第二驱动电路电性连接，所述第一驱动电路与第一显示电路电性连接，所述第二驱动电路与第二显示电路电性连接。
[0007]进一步地，所述信号发生电路包括型号为NE555的信号发生芯片U1和施密特触发器U6A；所述信号发生芯片U1的第3引脚与施密特触发器U6A的输入端连接，所述施密特触发器U6A的输出端分别与第一信号处理电路的输入端和第二信号处理电路的第一输入端连接。
[0008]进一步地，所述第一信号处理电路包括D触发器U13B、型号为CD4046的锁相环U2、型号为CD4040的计数器U3、施密特触发器U6B、型号为CD4046的锁相环U4、型号为CD4040的计数器U5以及D触发器U13A；
[0009]所述D触发器U13B的CLK引脚为第一信号处理电路的输入端，所述D触发器U13B的Q引脚与锁相环U2的SIN引脚连接，所述锁相环U2的CIN引脚分别与计数器U3的Q6引脚连接，所述锁相环U2的VCOUT引脚分别与计数器U3的CLK引脚和施密特触发器U6B的输入端连接，所述施密特触发器U6B的输出端与锁相环U4的SIN引脚连接，所述锁相环U4的CIN引脚与计
数器U5的Q6引脚连接，所述锁相环U4的VCOUT引脚分别与计数器U5的CLK引脚和D触发器U13A的CLK引脚连接，所述D触发器U13A的Q引脚与第二信号处理电路的第二输入端连接。
[0010]进一步地，所述第二信号处理电路包括施密特触发器U6C、型号为74HC90的锁存器U7、型号为74HC90的锁存器U8、型号为74HC90的锁存器U9以及型号为74HC374的触发器U12；
[0011]所述施密特触发器U6C的输入端为第二信号处理电路的第二输入端，所述施密特触发器U6C的输出与锁存器U7的引脚连接，所述锁存器U7的MR1引脚为第二信号处理电路的第一输入端，所述锁存器U7的MR1引脚分别与锁存器U7的MS1引脚、锁存器U8的MR1引脚、锁存器U8的MS1引脚、锁存器U9的MR1引脚和锁存器U9的MS1引脚连接，所述锁存器U7的Q3引脚与锁存器U8的引脚连接，所述锁存器U8的Q3引脚与锁存器U9的引脚连接；
[0012]所述锁存器U8的Q0引脚、Q1引脚、Q2引脚和Q3引脚分别与触发器U12的D1引脚、D2引脚、D3引脚和D4引脚一一对应连接，所述锁存器U9的Q0引脚、Q1引脚、Q2引脚和Q3引脚分别与触发器U12的D5引脚、D6引脚、D7引脚和D8引脚一一对应连接，所述锁存器U8的引脚与触发器U12的D1引脚连接，所述锁存器U9的引脚与触发器U12的D5引脚连接；
[0013]所述触发器U12的第一输出接口与第一驱动电路的输入接口连接，所述触发器U12的第二输出接口与第二驱动电路的输入接口连接。
[0014]进一步地，所述第一驱动电路包括型号为74HC48的驱动芯片U10；
[0015]所述触发器U12的第一输出接口与第一驱动电路的输入接口连接，包括：所述触发器U12的第2引脚、第5引脚、第6引脚和第9引脚分别与驱动芯片U10的D0引脚、D1引脚、D2引脚和D3引脚一一对应连接；所述驱动芯片U10的输出接口与第一显示电路的输入接口连接。
[0016]进一步地，所述第一显示电路包括型号为FND500的数码管FND2；
[0017]所述驱动芯片U10的输出接口与第一显示电路的输入接口连接，包括：所述驱动芯片U10的第13引脚、第12引脚、第11引脚、第10引脚、第9引脚、第15引脚和第14引脚分别与数码管FND2的a引脚、b引脚、c引脚、d引脚、e引脚、f引脚和g引脚一一对应连接。
[0018]进一步地，所述第二驱动电路包括型号为74HC48的驱动芯片U11；
[0019]所述触发器U12的第二输出接口与第二驱动电路的输入接口连接，包括：所述触发器U12的第12引脚、第15引脚、第16引脚和第19引脚分别与驱动芯片U11的D0引脚、D1引脚、D2引脚和D3引脚一一对应连接；所述驱动芯片U11的输出接口与第二显示电路的输入接口连接。
[0020]进一步地，所述第二显示电路包括型号为FND500的数码管FND1；
[0021]所述驱动芯片U11的输出接口与第二显示电路的输入接口连接，包括：所述驱动芯片U11的第13引脚、第12引脚、第11引脚、第10引脚、第9引脚、第15引脚和第14引脚分别与数码管FND2的a引脚、b引脚、c引脚、d引脚、e引脚、f引脚和g引脚一一对应连接。
[0022]本技术的有益效果为：
[0023](1)本技术提供了一种占空比测量系统，实现了占空比的测量和占空比的显示，使占空比测量更加精准。
[0024](2)本技术提供了一种信号发生电路，使得该占空比测量系统可以用于实验教学，在需要测量占空比时，可以将信号发生电路的输出替换为待测量PWM信号，即可完成占空比的测量，使用范围更加广泛。
附图说明
[0025]图1为技术实施例提供的一种占空比测量系统的结构示意图。
[0026]图2为技术实施例提供的信号发生电路的电路图。
[0027]图3为技术实施例提供的第一信号处理电路的电路图。
[0028]图4为技术实施例提供的第二信号处理电路的电路图。
[0029]图5为技术实施例提供的第一驱动电路的电路图。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种占空比测量系统，其特征在于，包括信号发生电路、第一信号处理电路、第二信号处理电路、第一驱动电路、第一显示电路、第二驱动电路以及第二显示电路；所述信号发生电路分别与第一信号处理电路和第二信号处理电路电性连接，所述第一信号处理电路与第二信号处理电路电性连接，所述第二信号处理电路分别与第一驱动电路和第二驱动电路电性连接，所述第一驱动电路与第一显示电路电性连接，所述第二驱动电路与第二显示电路电性连接。2.根据权利要求1所述的占空比测量系统，其特征在于，所述信号发生电路包括型号为NE555的信号发生芯片U1和施密特触发器U6A；所述信号发生芯片U1的第3引脚与施密特触发器U6A的输入端连接，所述施密特触发器U6A的输出端分别与第一信号处理电路的输入端和第二信号处理电路的第一输入端连接。3.根据权利要求2所述的占空比测量系统，其特征在于，所述第一信号处理电路包括D触发器U13B、型号为CD4046的锁相环U2、型号为CD4040的计数器U3、施密特触发器U6B、型号为CD4046的锁相环U4、型号为CD4040的计数器U5以及D触发器U13A；所述D触发器U13B的CLK引脚为第一信号处理电路的输入端，所述D触发器U13B的Q引脚与锁相环U2的SIN引脚连接，所述锁相环U2的CIN引脚分别与计数器U3的Q6引脚连接，所述锁相环U2的VCOUT引脚分别与计数器U3的CLK引脚和施密特触发器U6B的输入端连接，所述施密特触发器U6B的输出端与锁相环U4的SIN引脚连接，所述锁相环U4的CIN引脚与计数器U5的Q6引脚连接，所述锁相环U4的VCOUT引脚分别与计数器U5的CLK引脚和D触发器U13A的CLK引脚连接，所述D触发器U13A的Q引脚与第二信号处理电路的第二输入端连接。4.根据权利要求3所述的占空比测量系统，其特征在于，所述第二信号处理电路包括施密特触发器U6C、型号为74HC90的锁存器U7、型号为74HC90的锁存器U8、型号为74HC90的锁存器U9以及型号为74HC374的触发器U12；所述施密特触发器U6C的输入端为第二信号处理电路的第二输入端，所述施密特触发器U6C的输出与锁存器U7的引脚连接，所述锁存器U7的MR1引脚为第二信号处理电路的第一输入端，所述锁存器U7的MR1引脚分别与锁存器U7的MS1引脚、锁存器U8的MR1引脚、锁存器U8的MS1引脚、锁存器U9的MR1引脚和锁存器U9的MS1引脚连接，...

【专利技术属性】
技术研发人员：金峰秀，
申请(专利权)人：广州全域科技有限公司，
类型：新型
国别省市：