低功耗的功率限制电路以及电子设备制造技术

本发明专利技术提供了一种低功耗的功率限制电路，包括：电源路径模块、转化模块、功率控制模块以及第一电阻；所述电源路径模块的第一输入端连接电源输入端，所述电源路径模块的第一输出端连接电源输出端，且所述电源输出端通过所述第一电阻接地，所述电源路径模块的第二输出端用于输出一检测电流；所述电源路径模块包括主电源功率管，所述电源路径模块用于通过开启或关闭所述主电源功率管，以控制所述电源输入端与所述电源输出端之间的电流路径的通断；且在导通时，保持所述检测电流与所述第一电阻上流过的电流呈正比；其中，所述转化模块包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第一电流源以及第二电阻。第一电流源以及第二电阻。第一电流源以及第二电阻。

【技术实现步骤摘要】
低功耗的功率限制电路以及电子设备


[0001]本专利技术涉及电路领域，尤其涉及一种低功耗的功率限制电路以及电子设备。

技术介绍

[0002]电源类芯片会有各种保护，其中比较常见的是过压保护和过流保护，但也有小部分电源类芯片会设计过功率保护，也就是有功率限制功能；功率限制就是通过监控主电源通道功率管的压降VIN
‑
VOUT(设为VDS) 以及流过该主功率管的电流(设为I)，通过电路计算出功率P＝VDS*I的结果相关的电路参数，当该参数超过某个设定值的时候，即认为通过主电源通道功率管的功率超出限制，进而需要进行相关保护性操作例如执行关断主电源通道功率管的操作。
[0003]现有技术中，通过转化电路将VDS转化为有固定比例关系的Ivds，再通过功率控制模块计算，最终确定功率是否超出限制，但现有技术中转化电路的电路结构复杂且功耗较高。

技术实现思路

[0004]本专利技术提供一种低功耗的功率限制电路以及电子设备，以转化电路的电路结构复杂且功耗较高解决的问题。
[0005]根据本专利技术的第一方面，提供了一种低功耗的功率限制电路，包括：电源路径模块、转化模块、功率控制模块以及第一电阻；
[0006]所述电源路径模块的第一输入端连接电源输入端，所述电源路径模块的第一输出端连接电源输出端，且所述电源输出端通过所述第一电阻接地，所述电源路径模块的第二输出端用于输出一检测电流；所述电源路径模块包括主电源功率管，所述电源路径模块用于通过开启或关闭所述主电源功率管，以控制所述电源输入端与所述电源输出端之间的电流路径的通断；且在导通时，保持所述检测电流与所述第一电阻上流过的电流呈正比；其中，所述主电源功率管上的压降VDS＝VIN
‑
VOUT，其中，VIN为所述电源输入端的电压，VOUT为所述电源输出端的电压；
[0007]所述转化模块用于将所述主电源功率管上的压降VDS按预设比例转化成第一电流；
[0008]所述功率控制模块用于根据所述检测电流的值与所述第一电流的值评估所述主电源功率管的通道功率值，并依据所述通道功率值与一预设阈值的大小来控制所述电源路径模块，以使所述通道功率值在预设阈值以下；
[0009]其中，所述转化模块包括：第一PMOS管、第二PMOS管、第三PMOS 管、第一NMOS管、第二NMOS管、第一电流源以及第二电阻；
[0010]所述第一PMOS管的源极连接所述电源输出端；所述第一PMOS管的栅极连接所述第二PMOS管的栅极，所述第一PMOS管的漏极连接所述第三PMOS管的栅极及所述第一NMOS管的漏极，所述第二PMOS管的源极连接所述第三PMOS管的源极，所述第二PMOS管的漏极连接所
述第一PMOS管的栅极，所述第二PMOS管的漏极连接所述第二NMOS管的漏极以及所述第二NMOS管的栅极，所述第一NMOS管的源极连接所述第一电流源的第一端，所述第一NMOS管的栅极连接所述第二NMOS 管的栅极，所述第二NMOS管的源极连接所述第一NMOS管的源极，所述第一电流源的第二端连接所述功率控制模块的第二输入端；所述第三 PMOS管的漏极连接所述功率控制模块的第三输入端，所述第三PMOS管的源极接所述第二电阻的第一端，所述第二电阻的第二端连接至所述电源输入端；
[0011]其中，所述第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS 管、第二NMOS管构成一负反馈电路，使得所述第二电阻的第二端的电压VO等于VOUT；所述第一电流为流经所述第二电阻上的电流。
[0012]可选的，所述第一电流Ivds＝(VIN
‑
VO)/Rds＝(VIN
‑
VOUT)/Rds＝VDS/Rds；
[0013]其中，Rds为所述第二电阻的值。
[0014]可选的，所述低功耗的功率限制电路还包括开关电路模块，所述开关电路模块用于在所述低功耗的功率限制电路不工作的情况下，关断所述电源输入端至所述第二电阻的第二端的通路，以使得所述第一电流为零。
[0015]可选的，所述开关电路模块包括第二电流源、第三电阻以及第四PMOS 管；
[0016]其中，所述第四PMOS管的漏极连接所述第二电阻的第二端，所述第四PMOS管的源极与所述第三电阻的第一端均连接所述电源输入端，所述第三电阻的第二端连接所述第四PMOS管的栅极，所述第三电阻的第二端还连接所述第二电流源的第一端，所述第二电流源的第二端连接所述功率控制模块。
[0017]可选的，所述功率控制模块被配置为：
[0018]在所述低功耗的功率限制电路正常工作的情况下，控制所述第二电流源产生第二电流源的电流值Isrc2，以导通所述第四PMOS管。
[0019]可选的，所述第二电流源的电流值Isrc2满足的条件为：Isrc2＜
[0020](VIN+VTH)/Rp，其中，VTH为第四PMOS管的阈值电压，Rp为所述第三电阻的电阻值。
[0021]可选的，所述功率控制模块还被配置为：
[0022]在所述低功耗的功率限制电路不工作的情况下，控制所述第二电流源的电流值Isrc2变成零，以关断所述第四PMOS管。
[0023]可选的，所述第一PMOS管与所述第二PMOS管的类型与尺寸均相同，所述第一NMOS管与所述第二NMOS管的类型与尺寸均相同。
[0024]可选的，所述功率控制模块被配置为：依据所述通道功率值与一预设阈值的大小来输出一控制信号给所述电源路径模块，以控制所述主电源功率管的通断，以使所述通道功率值在预设阈值以下。
[0025]根据本专利技术的第二方面，提供了一种电子设备，包括第一方面及其可选的所述低功耗的功率限制电路。
[0026]本专利技术提供的所述低功耗的功率限制电路，通过减少所述转化模块中的元件的数量，实现了VDS转化为Ivds的电路结构的简化，进一步，减少了电路设计难度以及电路的功耗。
[0027]且在优选的实施方式中，本专利技术通过开关电路模块，实现了在所述低功耗的功率限制电路不工作的情况下，控制所述电源输入端至所述第二电阻的第二端的通路的断开，
即使得所述第一电流为零，进一步的减少了所述低功耗的功率限制电路的功耗。
附图说明
[0028]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0029]图1是本专利技术一实例中现有技术的功率限制电路的结构示意图；
[0030]图2是本专利技术一实例中所述低功耗的功率限制电路的结构示意图一；
[0031]图3是本专利技术一实例中所述低功耗的功率限制电路的结构示意图二；
[0032]图4是本专利技术一实例中所述低功耗的功率限制电路的结构示意图三；
[0033]附图标记说明本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗的功率限制电路，其特征在于，包括：电源路径模块、转化模块、功率控制模块以及第一电阻；所述电源路径模块的第一输入端连接电源输入端，所述电源路径模块的第一输出端连接电源输出端，且所述电源输出端通过所述第一电阻接地，所述电源路径模块的第二输出端用于输出一检测电流；所述电源路径模块包括主电源功率管，所述电源路径模块用于通过开启或关闭所述主电源功率管，以控制所述电源输入端与所述电源输出端之间的电流路径的通断；且在导通时，保持所述检测电流与所述第一电阻上流过的电流呈正比；其中，所述主电源功率管上的压降VDS＝VIN
‑
VOUT，其中，VIN为所述电源输入端的电压，VOUT为所述电源输出端的电压；所述转化模块用于将所述主电源功率管上的压降VDS按预设比例转化成第一电流；所述功率控制模块用于根据所述检测电流的值与所述第一电流的值评估所述主电源功率管的通道功率值，并依据所述通道功率值与一预设阈值的大小来控制所述电源路径模块，以使所述通道功率值在预设阈值以下；其中，所述转化模块包括：第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第一电流源以及第二电阻；所述第一PMOS管的源极连接所述电源输出端；所述第一PMOS管的栅极连接所述第二PMOS管的栅极，所述第一PMOS管的漏极连接所述第三PMOS管的栅极及所述第一NMOS管的漏极，所述第二PMOS管的源极连接所述第三PMOS管的源极，所述第二PMOS管的漏极连接所述第一PMOS管的栅极，所述第二PMOS管的漏极连接所述第二NMOS管的漏极以及所述第二NMOS管的栅极，所述第一NMOS管的源极连接所述第一电流源的第一端，所述第一NMOS管的栅极连接所述第二NMOS管的栅极，所述第二NMOS管的源极连接所述第一NMOS管的源极，所述第一电流源的第二端连接所述功率控制模块的第二输入端；所述第三PMOS管的漏极连接所述功率控制模块的第三输入端，所述第三PMOS管的源极接所述第二电阻的第一端，所述第二电阻的第二端连接至所述电源输入端；其中，所述第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管构成一负反馈电路，使得所述第二电阻的第二端的电压VO等于VOUT；所述第一电流为流经所述第二电阻上的电流。2....

【专利技术属性】
技术研发人员：黄雷，罗勇进，
申请(专利权)人：上海爻火微电子有限公司，
类型：发明
国别省市：