信号传输电路制造技术

一种具有四条线路的信号传输电路，包括用于生成恒定电压的恒定电压电路，电流源电路，以及对于每条线路分别设置的差分驱动器电路。所述电流源电路从恒定电压电路接收恒定电压，并生成具有对应于规定的电压－电流转换比的值的四个电流，并将它们以并行的形式输出。所述差分驱动器电路分别接收从电流源电路输出的电流，并输出具有对应于规定的电压－电流转换比的幅值的电压。所述电流源电路包括分压器和模拟选择器，其形成能够改变电压－电流转换比的电流源控制电路。

【技术实现步骤摘要】

本专利技术涉及一种信号传输电路，并且更具体的，涉及一种具有可 变输出幅值的信号传输电路。
技术介绍
随着LSI (大规模集成电路)制造技术的进步，已经开发出具有 1GHz或更高的工作频率的高性能MPU (微处理器单元)。当在信息 处理设备中、特别是在服务器/工作站中使用这种MPU时，需要高速以 及高容量的数据传输。为了满足这样需求，例如，采用了一种利用 FB-DIMM (全缓冲内存模块)经由PTP (点对点)链接来连接MPU 和存储器模块的技术。除了存储芯片，FB-DIMM架构还采用了用于在 存储器模块之间进行连接的AMB (高级内存芯片)芯片，并且其采用 了高速串行接口规范"FB-DIMM高速差分PFP"作为连接接口。在高速传输中，考虑到由于传输线路长度所引起的幅值上的衰减， 通常需要放大传输端的输出幅值。然而，如果传输端的输出幅值均一 地变大，则芯片的功耗会变高。为了避免这种情况，上述的接口规范 允许所述输出幅值根据传输距离是可变的。具体而言，如果MPU和存 储器模块之间的传输距离相对较长，则将幅值被设置得较大；另一方 面，如果存储器模块和存储器模块之间的传输距离相对较短，则将幅 值被设置得较小。为了使得输出幅值可变，采用了一种控制驱动器的电流源的技术。 以下参考图7来说明该技术的具体示例。图7所示的电路包括恒定电压电路4，恒定电流电路2B，以及 差分驱动器电路3。恒定电压电路4是利用半导体的带隙电压来生成恒 定电压的带隙基准电路，并且，其生成具有基准幅值的稳定的恒定电 压。恒定电流电路2B包括P沟道MOS晶体管9和10， P沟道MOS 晶体管15，终端电阻器16，以及反馈放大器17。 P沟道MOS晶体管 9和10与电源线8相连接并形成恒定电流源。P沟道MOS晶体管15 具有被固定至GND (地电压)电位的栅电极，使得其处于导通(ON) 态。反馈放大器17具有与恒定电压电路4相连接的反相端子，与P 沟道MOS晶体管15和终端电阻器16之间的节点相连接的非反相端子， 以及与P沟道MOS晶体管9的栅极和P沟道MOS晶体管10的栅极之 间的节点相连接的输出。反馈放大器17控制P沟道MOS晶体管9的 栅极，以使得终端电阻器16的电压等于在恒定电压电路4中生成的具 有基准幅值的电压。因此，从P沟道MOS晶体管10的漏极输出了对 应于基准幅值的电流，该P沟道MOS晶体管10具有与P沟道MOS 晶体管9相同的栅极电压。差分驱动器电路3包括N沟道MOS晶体管19、 20a、 20b、 20c 以及20d,它们与地线18连接，以从恒定电流电路2B接收恒定电流并 形成镜电路；P沟道MOS晶体管22a、 22b、 22c、 22d、 23a、 23b、 23c 以及23d，它们与电源线21相连接并形成恒定电流源；开关电路ll， 其将所述P沟道MOS晶体管23b、 23c以及23d的栅极与电源线21相 连接，以关断(OFF)相应的恒定电流源；开关电路12，其将P沟道 MOS晶体管22b、 22c以及22d的漏极与所述P沟道MOS晶体管23b、 23c以及23d的栅极相连接，以导通(ON)相应的恒定电流源；P沟道 MOS晶体管24a和24b，用作开关，以输出逻辑；以及与地线18相连 接的终端电阻器25a和25b。输入端子26a和26b输入所述LSI内部的 差分逻辑信号，以及响应于这些输入，将由流经P沟道MOS晶体管 23a、 23b、 23c、 23d的全部电流值和终端电阻器25a和25b的电阻所 确定的电压值从输出端子27a和27b输出作为逻辑幅值。由P沟道MOS晶体管22a和23a所组成的恒定电流源是恒定为导通(ON)的。在以 下说明中，将从输出端子2 7 a和2 7 b输出的逻辑幅值称为输出幅值。在具有上述构造的电路中，利用控制端子13以互补的形式来选择 所述开关电路11和所述开关电路12，以使得对应于基准幅值的输出幅 值是可变的，其中，所述开关电路ll将电源线21与P沟道MOS晶体 管23b、23c和23d相连接，所述开关电路12将P沟道MOS晶体管22b、 22c以及22d的漏极连接到P沟道MOS晶体管23b、23c以及23d的栅 极。以下是具体示例。例如，P沟道MOS晶体管15、 24a和24b被构 造为是相同的，并且终端电阻器16、 25a和25b也被构造为是相同的。 并且，构成恒定电流源的每个晶体管组(即，P沟道MOS晶体管9和 10， P沟道MOS晶体管22a至22d，以及P沟道MOS晶体管23a至 23d)的沟道宽度尺寸比分别是"5: 1"， "1: h 1: 1"， "5: 1: 1: 1"。在这种情况下，如果在恒定电压电路4中所生成的基准幅值 是500mV，则通过控制端子13来控制开关电路11和开关电路12，可 使得来自输出端子27a和27b的输出幅值为500mV， 600mV， 700mV 或者800mV。因此，图7中的电路使得500mV的基准幅值是以20。％ 的增量可变的。图7示出了这样的情况，其中，P沟道MOS晶体管23b 至23d全部为关断的，并且该情况下的来自输出端子27a和27b的输 出幅值是500mV，其对应于仅从由P沟道MOS晶体管22a和23a所组 成的恒定电流源所输出的电流值。以此方式，通过利用所述开关电路11和开关电路12来控制分别 构成恒定电流源的P沟道MOS晶体管22b至22d、以及P沟道MOS 晶体管23b至23d,该电路改变了所述的输出幅值。日本未审专利申请公开No.2006-060320公开了一种电路，其类似 于图7中的电路，通过控制驱动器的电流源来改变所述输出幅值。图8示出了通过控制被输入至驱动器的电流来改变输出幅值的电 路的示例。图8中的电路包括恒定电压电路块l，恒定电流电路2C， 以及差分驱动器电路3A。恒定电压电路块1包括恒定电压电路4和分压器35。该恒定电压 电路4是类似于图7中的恒定电压电路4的带隙基准电路。分压器35 包括梯形电阻器，并且其通过梯形电阻器对所述恒定电压电路4的输 出进行分压，以及将多个候选基准幅值输出至恒定电流电路2C。恒定电流电路2C包括P沟道MOS晶体管39和40， P沟道MOS 晶体管45，终端电阻器46，反馈放大器47，以及模拟选择器36。 P沟 道MOS晶体管39和40连接于电源线38并形成恒定电流源。P沟道 MOS晶体管具有被固定至GND(地电压)电位的栅电极，使其处于导 通态。反馈放大器47具有与模拟选择器36的输出相连接的反相端 子，与P沟道MOS晶体管45和终端电阻器46之间的节点相连接的非 反相端子，以及，与P沟道MOS晶体管39和40的栅极相连接的输出。 反馈放大器47控制P沟道MOS晶体管39的栅极电压，以使得终端电 阻器46的电压等于来自模拟选择器36的输出电压，从而使得从与P 沟道MOS晶体管39具有相同的栅极电压的P沟道MOS晶体管40的 漏极输出恒定电流，该恒定电流对应于来自模拟选择器36的输出电压。 通过选择端子37来控制所述的模拟选择器36，并且该模拟选择器36 从恒定电压电路4的恒定电压以及分压器35的多个候选基准幅值中选 择一个，并将所选择的一个输出至反馈放大器47。差分驱动器电路3本文档来自技高网...

【技术保护点】
一种信号传输电路，包括两条或者更多规定数量的线路，该信号传输电路包括：恒定电压电路，用于生成恒定电压；电流源电路，用于从恒定电压电路接收恒定电压，并且并行地生成并输出具有与规定的电压－电流转换比相对应的值的规定量的电流；以及 为每条线路设置的驱动器电路，用于接收从电流源电路输出的电流，并输出具有与规定的电压－电流转换比相对应的幅值的电压，其中所述电流源电路包括能够改变规定的电压－电流转换比的电流源控制电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：岩崎正，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]