BIOS加载方法、桥接芯片、BMC、设备及其主板技术

本申请实施例提供一种BIOS加载方法、桥接芯片、BMC、设备及其主板。在本申请实施例中，提供一种新型的设备主板，在该设备主板上同时包括CPU和BMC，且BMC与存储BIOS固件程序的BIOS存储器互联，能够从BIOS存储器中读取BIOS固件程序并写入其共享内存中；另外，CPU通过桥接芯片分别与BIOS和BMC互联，且桥接芯片与BMC互联的总线接口的传输速率高于桥接芯片与BIOS存储器互联的总线接口的传输速率，因此，在开机过程中，通过将BIOS固件程序的读取接口从与BIOS存储器互联的总线接口重定向到与BMC互联的总线接口，使得能够借助于传输速率更高的总线接口从BMC的共享内存中读取BIOS固件程序给CPU执行，可以减少加载BIOS的时间开销，有利于提高开机速度。提高开机速度。提高开机速度。

【技术实现步骤摘要】
BIOS加载方法、桥接芯片、BMC、设备及其主板


[0001]本申请涉及计算机
，尤其涉及一种BIOS加载方法、桥接芯片、BMC、设备及其主板。

技术介绍

[0002]随着服务器的功能日益强大、复杂，其基于输入输出系统(Basic Input Output System，BIOS)固件程序越来越大，BIOS固件程序通常存储在闪存(Flash)里面。目前，Flash一般采用串行外设接口(Serial Peripheral Interface，SPI)等低速接口与服务器中的处理器(Central Processing Unit，CPU)互联。在服务器开机的过程中，CPU会频繁访问存储BIO固件程序的Flash，这会带来大量的时间开销，导致服务器的开机速度较慢，故需要对服务器开机过程进行优化。

技术实现思路

[0003]本申请的多个方面提供一种BIOS加载方法、桥接芯片、BMC、设备及其主板，用以减少加载BIOS的时间开销，提高服务器的开机速度。
[0004]本申请实施例提供一种设备主板，包括：
[0005]处理器CPU；
[0006]桥接芯片，通过第一总线接口与CPU互联；
[0007]BIOS存储器，通过第二总线接口与所述桥接芯片互联，用于存储BIOS固件程序；
[0008]基板管理控制器BMC，通过第二总线接口与所述BIOS存储器互联，并通过第三总线接口与所述桥接芯片互联，用于从所述BIOS存储器中读取BIOS固件程序并写入其共享内存中；
[0009]所述桥接芯片，用于在开机过程中，将所述BIOS固件程序的读取接口从所述第二总线接口重定向到所述第三总线接口；在将所述读取接口重定向到所述第三总线接口之后，通过所述第三总线接口从所述BMC的共享内存中读取所述BIOS固件程序中的代码指令，并经所述第一总线接口提供给CPU执行；其中，所述第三总线接口的传输速率高于所述第二总线接口的传输速率。
[0010]本申请实施例还提供一种BIOS加载方法，适用于桥接芯片，所述桥接芯片通过第一总线接口、第三总线接口和第二总线接口分别与处理器CPU、基板管理控制器BMC以及存储BIOS固件程序的BIOS存储器互联，所述方法包括：
[0011]在开机过程中，将BIOS固件程序的读取接口从所述第二总线接口重定向到所述第三总线接口；
[0012]在将所述读取接口重定向到所述第三总线接口之后，通过所述第三总线接口从所述BMC的共享内存中读取所述BIOS固件程序中的代码指令；所述BMC预先从所述BIOS存储器中读取BIOS固件程序并写入其共享内存中；
[0013]经所述第一总线接口将从所述共享内存中读取的代码指令提供给CPU执行；其中，
所述第三总线接口的传输速率高于所述第二总线接口的传输速率。
[0014]本申请实施例还提供一种BIOS加载方法，适用于基板管理控制器BMC，所述BMC通过第三总线接口和第二总线接口分别与桥接芯片以及存储BIOS固件程序的BIOS存储器互联，所述方法包括：
[0015]通过所述第二总线接口从所述BIOS存储器中读取BIOS固件程序，并写入共享内存中；以及
[0016]根据所述桥接芯片的读请求，从所述共享内存中读取所述BIOS固件程序中的代码指令，并通过所述第三总线接口提供给所述桥接芯片，以使所述桥接芯片提供给与其互联的CPU执行；其中，所述第三总线接口的传输速率高于所述第二总线接口的传输速率。
[0017]本申请实施例还提供一种桥接芯片，该桥接芯片通过第一总线接口、第三总线接口和第二总线接口分别与处理器CPU、基板管理控制器BMC以及存储BIOS固件程序的BIOS存储器互联；所述桥接芯片包括：
[0018]重定向模块，用于在开机过程中，将所述BIOS固件程序的读取接口从所述第二总线接口重定向到所述第三总线接口；
[0019]读取模块，用于在将所述读取接口重定向到所述第三总线接口之后，通过所述第三总线接口从所述BMC的共享内存中读取所述BIOS固件程序中的代码指令；所述BMC预先从所述BIOS存储器中读取BIOS固件程序并写入其共享内存中；
[0020]发送模块，用于经所述第一总线接口将所述读取模块读取的代码指令提供给CPU执行；其中，所述第三总线接口的传输速率高于所述第二总线接口的传输速率。
[0021]本申请实施例还提供一种基板管理控制器BMC，该BMC通过第三总线接口和第二总线接口分别与桥接芯片以及存储BIOS固件程序的BIOS存储器互联，所述BMC包括：
[0022]读取模块，用于通过所述第二总线接口从所述BIOS存储器中读取BIOS固件程序，并写入共享内存中；以及
[0023]提供模块，用于根据所述桥接芯片的读请求，从所述共享内存中读取所述BIOS固件程序中的代码指令，并通过所述第三总线接口提供给所述桥接芯片，以使所述桥接芯片提供给与其互联的CPU执行；其中，所述第三总线接口的传输速率高于所述第二总线接口的传输速率。
[0024]本申请实施例还提供一种设备主板，包括：
[0025]处理器CPU；
[0026]桥接芯片，通过第一总线接口与CPU互联；
[0027]BIOS存储器，通过第二总线接口与所述桥接芯片互联，用于存储BIOS固件程序；
[0028]基板管理控制器BMC，通过第二总线接口与所述BIOS存储器互联，并通过第三总线接口与所述桥接芯片互联，用于从所述BIOS存储器中读取BIOS固件程序并写入其共享内存中；
[0029]所述桥接芯片，用于在开机过程中，根据CPU开机上电后提供的所述BIOS固件程序的入口地址，通过所述第三总线接口从所述BMC的共享内存中读取所述BIOS固件程序中的代码指令，经所述第一总线接口提供给CPU执行；其中，所述第三总线接口的传输速率高于所述第二总线接口的传输速率，且所述入口地址默认指向所述第三总线接口的地址空间，所述第三总线接口的地址空间默认指向所述BMC的共享内存中的存储空间。
[0030]本申请实施例还提供一种BIOS加载方法，适用于桥接芯片，所述桥接芯片通过第一总线接口、第三总线接口和第二总线接口分别与处理器CPU、基板管理控制器BMC以及存储BIOS固件程序的BIOS存储器互联，所述方法包括：
[0031]在开机过程中，接收CPU开机上电后提供的所述BIOS固件程序的入口地址；所述入口地址默认指向所述第三总线接口的地址空间，所述第三总线接口的地址空间默认指向所述BMC的共享内存中的存储空间；
[0032]根据所述入口地址，通过所述第三总线接口从所述BMC的共享内存中读取所述BIOS固件程序中的代码指令，所述BMC预先从所述BIOS存储器中读取所述BIOS固件程序并写入其共享内存中；
[0033]经所述第一总线接口将从所述共享内存中读取的代码指令提供给CPU执行；其中，所述第三总线接口的传输速率高于所述第二总线接口的传输速率。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备主板，其特征在于，包括：处理器CPU；桥接芯片，通过第一总线接口与CPU互联；BIOS存储器，通过第二总线接口与所述桥接芯片互联，用于存储BIOS固件程序；基板管理控制器BMC，通过第二总线接口与所述BIOS存储器互联，并通过第三总线接口与所述桥接芯片互联，用于从所述BIOS存储器中读取BIOS固件程序并写入其共享内存中；所述桥接芯片，用于在开机过程中，将所述BIOS固件程序的读取接口从所述第二总线接口重定向到所述第三总线接口；在将所述读取接口重定向到所述第三总线接口之后，通过所述第三总线接口从所述BMC的共享内存中读取所述BIOS固件程序中的代码指令，并经所述第一总线接口提供给CPU执行；其中，所述第三总线接口的传输速率高于所述第二总线接口的传输速率。2.根据权利要求1所述的设备主板，其特征在于，所述桥接芯片具体用于：在所述第三总线接口的地址空间被初始化为指向所述BMC的共享内存中的存储空间的情况下，将CPU提供的所述BIOS固件程序中下一条代码指令的地址信息映射到所述第三总线接口的地址空间中，以将所述BIOS固件程序的读取接口从所述第二总线接口重定向到所述第三总线接口。3.根据权利要求2所述的设备主板，其特征在于，所述桥接芯片还用于：在将所述读取接口重定向到所述第三总线接口之前，根据CPU提供的所述BIOS固件程序中下一条代码指令的地址信息，通过所述第二总线接口从所述BIOS存储器中读取负责芯片初始化的代码指令，并经所述第一总线接口提供给CPU执行，以使所述CPU初始化所述第三总线接口的地址空间，使之指向所述BMC的共享内存中的存储空间。4.根据权利要求3所述的设备主板，其特征在于，所述桥接芯片还用于：接收CPU在开机上电后提供的所述BIOS程序代码的第一入口地址，所述第一入口地址默认指向所述第二总线接口的地址空间，所述第二总线接口的地址空间默认指向所述BIOS存储器中的存储空间；根据所述入口地址，通过所述第二总线接口从所述BIOS存储器中读取所述BIOS固件程序中的首条代码指令，并经所述第一总线接口提供给CPU执行，以使所述CPU进入所述BIOS固件程序的执行逻辑。5.根据权利要求1
‑
4任一项所述的设备主板，其特征在于，所述第一总线接口为DMI接口，所述第二总线接口为SPI接口，所述第三总线接口为PCIE接口。6.一种BIOS加载方法，其特征在于，适用于桥接芯片，所述桥接芯片通过第一总线接口、第三总线接口和第二总线接口分别与处理器CPU、基板管理控制器BMC以及存储BIOS固件程序的BIOS存储器互联，所述方法包括：在开机过程中，将BIOS固件程序的读取接口从所述第二总线接口重定向到所述第三总线接口；在将所述读取接口重定向到所述第三总线接口之后，通过所述第三总线接口从所述BMC的共享内存中读取所述BIOS固件程序中的代码指令；所述BMC预先从所述BIOS存储器中读取BIOS固件程序并写入其共享内存中；经所述第一总线接口将从所述共享内存中读取的代码指令提供给CPU执行；其中，所述
第三总线接口的传输速率高于所述第二总线接口的传输速率。7.根据权利要求6所述的方法，其特征在于，在开机过程中，将BIOS固件程序的读取接口从所述第二总线接口重定向到所述第三总线接口，包括：在开机过程中，在所述第三总线接口的地址空间被初始化为指向所述BMC的共享内存中的存储空间的情况下，将CPU提供的所述BIOS固件程序中下一条代码指令的地址信息映射到所述第三总线接口的地址空间中，以将所述BIOS固件程序的读取接口从所述第二总线接口重定向到所述第三总线接口。8.根据权利要求6所述的方法，其特征在于，在将所述读取接口重定向到所述第三总线接口之前，还包括：根据CPU提供的所述BIOS固件程序中下一条代码指令的地址信息，通过所述第二总线接口从所述BIOS存储器中读取负责芯片初始化的代码指令；经所述第一总线接口将所述负责芯片初始化的代码指令提供给CPU执行，以使所述CPU初始化所述第三总线接口的地址空间，使之指向所述BMC的共享内存中的存储空间。9.根据权利要求8所述的方法，其特征在于，还包括：接收CPU在开机上电后提供的所述BIOS程序代码的第一入口地址，所述第一入口地址默认指向所述第二总线接口的地址空间，所述第二总线接口的地址空间默认指向所述BIOS存储器中的存储空间；根据所述入口地址，通过所述第二总线接口从所述BIOS存储器中读取所述BIOS固件程序中的首条代码指令，并经所述第一总线接口将所述首条代码指令提供给CPU执行，以使所述CPU进入所述BIOS固件程序的执行逻辑。10.根据权利要求6
‑
9任一项所述的方法，其特征在于，在将所述读取接口重定向到所述第三总线接口之后，通过所述第三总线接口从所述BMC的共享内存中读取所述BIOS固件程序中的代码指令，包括：在将所述读取接口重定向到所述第三总线接口之后，接收CPU在运行当前代码指令过程中提供的所述BIOS固件程序中下一条代码指令的地...

【专利技术属性】
技术研发人员：蒋小安，
申请(专利权)人：阿里巴巴中国有限公司，
类型：发明
国别省市：