基于忆阻器的存算一体存算单元和存算阵列制造技术

本发明专利技术公开了一种基于忆阻器的存算一体存算单元和存算阵列，该存算单元包括第一场效应管、第二场效应管、第三场效应管、第一忆阻器、第二忆阻器、第一偏置电流源和第二偏置电流源，其中，第一场效应管、第一忆阻器、第二忆阻器和第三忆阻器依次串联，第一偏置电流源、第二场效应管、第三场效应管和第二偏置电流源依次串联，且第一忆阻器和第二忆阻器均与第二场效应管连接，第二忆阻器和第三忆阻器均与第三场效应管连接，实现了单个存算单元可以输出1.5比特的三种乘加结果，提升了存算单元的存储和计算效率。储和计算效率。储和计算效率。

【技术实现步骤摘要】
基于忆阻器的存算一体存算单元和存算阵列


[0001]本专利技术涉及集成电路
，具体涉及基于忆阻器的存算一体存算单元和存算阵列。

技术介绍

[0002]在现代社会中的各种处理系统中，其计算架构基本上是采用的冯
‑
诺依曼计算架构，该架构是数据存储与数据处理相互分离，存储器和处理器之间通过传输通道进行数据传输，但是随着大数据分析的应用场景的推广，当前的计算架构已经成为高性能低功耗处理系统面临的瓶颈之一。
[0003]存算一体单元是一种非冯
‑
诺依曼架构的电路，其是将数据存储单元和计算单元融合为一体，大幅减少数据搬运，从而极大地提高了计算并行度和能效。
[0004]目前的存算一体存算单元大多数为1T1R结构，也就是仅包含一个晶体管和一个忆阻器，但是目前的1T1R结构的存算一体存算单元只能储存一个比特的权重，以及只能获得一个比特的乘加结果。
[0005]因此，如何提升存算一体存算单元的存储和计算效率，是本领域技术人员亟待解决的技术问题。

技术实现思路

[0006]本专利技术的技术目的是为了提升存算一体存算单元的存储和计算效率，为实现上述技术目的，第一方面，本专利技术实施例提供了一种基于忆阻器的存算一体存算单元，包括第一场效应管、第二场效应管、第三场效应管、第一忆阻器、第二忆阻器、第三忆阻器、第一偏置电流源和第二偏置电流源，其中：
[0007]所述第一场效应管的漏极与所述第一输入电压端连接，所述第一场效应管的栅极与所述第二输入电压端连接，所述第一场效应管的源极与所述第一忆阻器的一端连接，所述第一忆阻器的另一端、所述第二忆阻器的一端均与所述第二场效应管的栅极连接，所述第二忆阻器的另一端、所述第三忆阻器的一端均与所述第三场效应管的栅极连接，所述第三忆阻器的另一端与所述第三输入电压端连接，所述第二场效应管的源极与所述第一偏置电流源的负极连接，所述第二场效应管的漏极与所述第三场效应管的漏极连接并作为所述存算单元的输出端，所述第三场效应管的源极与所述第二偏置电流源的正极连接，所述第一偏置电流源的正极与电源正极连接，所述第一偏置电流源的负极与电源负极连接。
[0008]进一步地，所述第一场效应管、第二场效应管为N型场效应管，所述第三场效应管为P型场效应管。
[0009]进一步地，所述第一忆阻器、第二忆阻器和第三忆阻器均包括第一阻值和第二阻值，所述第二阻值大于所述第一阻值。
[0010]进一步地，所述存算单元还包括开关单元，所述开关单元包括第四场效应管和第五场效应管，所述第四场效应管的漏极分别与所述第一忆阻器的另一端、所述第二场效应
管的栅极连接，所述第四场效应管的源极与所述第二忆阻器的一端连接，所述第五场效应管的漏极分别与所述第二忆阻器的另一端、所述第三场效应管的栅极连接，所述第五场效应管的源极与所述第三忆阻器的一端连接，所述第四场效应管的栅极、所述第五场效应管的栅极、所述第一场效应管的栅极均与所述第二输入电压端连接。
[0011]第二方面，本专利技术实施例提供了一种存算阵列，所述存算阵列包括多个如第一方面所述的存算单元。
[0012]第三方面，本专利技术实施例提供了一种基于忆阻器的存算一体存算单元，其特征在于，所述存算单元包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第六场效应管、第七场效应管、第一忆阻器、第二忆阻器和第三忆阻器，其中：
[0013]所述第一场效应管的漏极与所述第一输入电压连接，所述第一场效应管的栅极与所述第二输入电压端连接，所述第一场效应管的源极与所述第一忆阻器的一端连接，所述第一忆阻器的另一端、第二忆阻器的一端均与所述第二场效应管的栅极连接，所述第二忆阻器的另一端、第三忆阻器的一端均与所述第三场效应管的栅极连接，所述第三忆阻器的另一端与第三输入电压端连接，所述第四场效应管的源极与电源正极连接，所述第四场效应管的栅极与第一偏置电压连接，所述第四场效应管的漏极与所述第二场效应管的源极连接，所述第二场效应管的漏极与所述第五场效应管的源极连接，所述第五场效应管的栅极与第一直流偏置电压连接，所述第五场效应管的漏极与所述第六场效应管的漏极连接并作为所述存算单元的输出端，所述第六场效应管的栅极与第二直流偏置电压连接，所述第六场效应管的源极与所述第三场效应管的漏极连接，所述第三场效应管的源极与所述第七场效应管的漏极连接，所述第七场效应管的栅极与第二偏置电压连接，所述第七场效应管的源极与电源负极连接。
[0014]进一步地，所述第一场效应管、第三场效应管、第六场效应管和第七场效应管为N型场效应管，所述第二场效应管、第四场效应管和第五场效应管为P型场效应管。
[0015]进一步地，所述第一忆阻器、第二忆阻器和第三忆阻器均包括第一阻值和第二阻值，所述第二阻值大于所述第一阻值。
[0016]第四方面，本申请实施例提供了一种存算阵列，所述存算阵列包括多个如第三方面所述的存算单元。
[0017]与现有技术相比，本专利技术的有益效果是：
[0018]本专利技术实施例提供的基于忆阻器的存算一体存算单元和存算阵列，该存算单元包括第一场效应管、第二场效应管、第三场效应管、第一忆阻器、第二忆阻器、第一偏置电流源和第二偏置电流源，其中，第一场效应管、第一忆阻器、第二忆阻器和第三忆阻器依次串联，第一偏置电流源、第二场效应管、第三场效应管和第二偏置电流源依次串联，且第一忆阻器和第二忆阻器均与第二场效应管连接，第二忆阻器和第三忆阻器均与第三场效应管连接，实现了单个存算单元可以输出1.5比特三种乘加结果，提升了存算单元的存储和计算效率。
附图说明
[0019]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以
根据这些附图获得其他的附图。在附图中：
[0020]图1为本申请第一实施例中存算单元的结构示意图；
[0021]图2为本申请第一实施例中存算单元输出电流示意图；
[0022]图3为本申请第二实施例中存算阵列的结构示意图；
[0023]图4为本申请第二实施例中存算阵列第一列的结构示意图；
[0024]图5所示为本申请第一实施例中存算单元与开关单元的结构示意图；
[0025]图6为本申请第三实施例中存算单元的结构示意图。
具体实施方式
[0026]下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本说明书保护的范围。
[0027]应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于忆阻器的存算一体存算单元，其特征在于，所述存算单元包括第一场效应管、第二场效应管、第三场效应管、第一忆阻器、第二忆阻器、第三忆阻器、第一偏置电流源和第二偏置电流源，其中：所述第一场效应管的漏极与所述第一输入电压端连接，所述第一场效应管的栅极与所述第二输入电压端连接，所述第一场效应管的源极与所述第一忆阻器的一端连接，所述第一忆阻器的另一端、所述第二忆阻器的一端均与所述第二场效应管的栅极连接，所述第二忆阻器的另一端、所述第三忆阻器的一端均与所述第三场效应管的栅极连接，所述第三忆阻器的另一端与所述第三输入电压端连接，所述第二场效应管的源极与所述第一偏置电流源的负极连接，所述第二场效应管的漏极与所述第三场效应管的漏极连接并作为所述存算单元的输出端，所述第三场效应管的源极与所述第二偏置电流源的正极连接，所述第一偏置电流源的正极与电源正极连接，所述第一偏置电流源的负极与电源负极连接。2.如权利要求1所述的存算单元，其特征在于，所述第一场效应管、第二场效应管为N型场效应管，所述第三场效应管为P型场效应管。3.如权利要求1所述的存算单元，其特征在于，所述第一忆阻器、第二忆阻器和第三忆阻器均包括第一阻值和第二阻值，所述第二阻值大于所述第一阻值。4.如权利要求1所述的存算单元，其特征在于，所述存算单元还包括开关单元，所述开关单元包括第四场效应管和第五场效应管，所述第四场效应管的漏极分别与所述第一忆阻器的另一端、所述第二场效应管的栅极连接，所述第四场效应管的源极与所述第二忆阻器的一端连接，所述第二忆阻器的另一端和所述第五场效应管的漏极均与所述第三场效应管的栅极连接，所述第五场效应管的源极与所述第三忆阻器的一端连接，所述第四场效应管的栅极、所述第五场效应管的栅极、所述第一场效应管的栅极均与所述第二输入电压端连接。5.一种存算阵列，其特征在于，所述存算阵列包括多个如权利要求1...

【专利技术属性】
技术研发人员：高润雄，段杰斌，
申请(专利权)人：深圳市金和思锐科技有限公司，
类型：发明
国别省市：