基于忆阻器的多比特存算一体存算单元及控制方法技术

本发明专利技术公开了基于忆阻器的多比特存算一体存算单元及控制方法，该存算单元包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器、第五忆阻器、第一偏置电流源、第二偏置电流源、第三偏置电流源和第四偏置电流源，其中，第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器和第五忆阻器依次串联，第一场效应管分别与第一忆阻器、第一输入电压端和第二输入电压端连接，第二场效应管分别与第一忆阻器和第二忆阻器的连接点、第一偏置电流源的正极连接，第二到第五场效应管的漏极共连并作为存算单元的输出端，实现了存算单元能够储存多个比特的权重和获得多个比特的乘加结果。乘加结果。乘加结果。

【技术实现步骤摘要】
基于忆阻器的多比特存算一体存算单元及控制方法


[0001]本专利技术涉及集成电路
，具体涉及基于忆阻器的多比特存算一体存算单元及控制方法。

技术介绍

[0002]在现代社会中的各种处理系统中，其计算架构基本上是采用的冯
‑
诺依曼计算架构，该架构是数据存储与数据处理相互分离，存储器和处理器之间通过传输通道进行数据传输，但是随着大数据分析的应用场景的推广，当前的计算架构已经成为高性能低功耗处理系统面临的瓶颈之一。
[0003]存算一体单元是一种非冯
‑
诺依曼架构的电路，其是将数据存储单元和计算单元融合为一体，大幅减少数据搬运，从而极大地提高了计算并行度和能效。但目前的存算一体存算单元多数为1T1R结构，也就是仅包含一个晶体管和一个忆阻器，且目前1T1R结构的存算一体存算单元只能储存一个比特的权重，以及只能获得一个比特的乘加结果。
[0004]因此，如何提升存算一体存算单元的存储和计算效率，使存算单元能够实现多比特的运算，是本领域技术人员亟待解决的技术问题。

技术实现思路

[0005]本专利技术的技术目的是为了提升存算一体存算单元的存储和计算效率，为实现上述技术目的，一方面，本专利技术实施例提供了一种基于忆阻器的多比特存算一体存算单元，所述存算单元包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器、第五忆阻器、第一偏置电流源、第二偏置电流源、第三偏置电流源和第四偏置电流源，其中：<br/>[0006]所述第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器和第五忆阻器依次串联，所述第一忆阻器的一端与所述第一场效应管的源极连接，所述第一场效应管的栅极与第二输入电压端连接，所述第一场效应管的漏极与第一输入电压端连接，所述第一忆阻器和第二忆阻器的连接点还与第二场效应管的栅极连接，所述第二场效应管的源极与所述第一偏置电流源的正极连接，所述第二场效应管的漏极、第三场效应管的漏极、第四场效应管的漏极和第五场效应管的漏极四点共连且作为所述存算单元的输出端，所述第三场效应管的源极与所述第三偏置电流源的负极连接，所述第四场效应管的源极与所述第二偏置电流源的正极连接，所述第五场效应管的源极与所述第四偏置电流源的负极连接，所述第五忆阻器的一端与第三输入电压端连接。
[0007]进一步地，所述第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器和第五忆阻器均包括第一阻值和第二阻值，且所述第二阻值大于所述第一阻值。
[0008]进一步地，所述第一场效应管、第四场效应管和第五场效应管为N沟道型场效应管，所述第二场效应管和第三场效应管为P沟道型场效应管。
[0009]进一步地，所述存算单元还包括开关单元，所述开关单元具体包括第六场效应管、
第七场效应管、第八场效应管和第九场效应管，所述第六场效应管、第七场效应管、第八场效应管、第九场效应管和第一场效应管均与所述第二输入电压端连接，所述第一忆阻器和第二场效应管栅极的连接点与所述第六场效应管的漏极连接，所述第六场效应管的源极与所述第二忆阻器的一端连接，所述第二忆阻器的另一端和所述第四场效应管栅极的连接点与所述第七场效应管的漏极连接，所述第七场效应管的源极与所述第三忆阻器的一端连接，所述第三忆阻器的另一端和所述第五场效应管栅极的连接点与所述第八场效应管的漏极连接，所述第八场效应管的源极与所述第四忆阻器的一端连接，所述第四忆阻器的另一端和所述第三场效应管栅极的连接点与所述第九场效应管的漏极连接，所述第九场效应管的源极与所述第五忆阻器的一端连接，所述第五忆阻器还与所述第三输入电压端连接。
[0010]另一方面，本专利技术实施例还提出了一种基于忆阻器的多比特存算一体存算单元的控制方法，所述方法应用于如第一方面所述的存算单元中，所述方法包括：
[0011]通过第二输入电压端使所述存算单元启动；
[0012]通过第一输入电压端和第三输入电压端分别向所述存算单元输入第一电压和第三电压；
[0013]基于所述第一电压、第三电压和存算单元输出电流。
[0014]进一步地，所述基于所述第一电压值、第三电压值和存算单元输出电流，具体为：
[0015]若所述第一电压等于所述第三电压，则所述存算单元输出端输出电流为0；
[0016]若所述第一电压大于所述第三电压，则通过所述存算单元中的第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器和第五忆阻器对所述第一电压和第三电压进行分压，并基于分压后的第一电压、第三电压、第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器和第五忆阻器控制所述存算单元中多个场效应管的导通和截止，然后基于所述多个场效应管的导通和截止确定所述存算单元的输出电流。
[0017]进一步地，所述存算单元中具体包括有第二场效应管、第三场效应管、第四场效应管和第五场效应管，所述基于分压后的第一电压和第三电压控制所述存算单元中多个场效应管的导通和截止中，所述多个场效应管的导通条件如下：
[0018]当所述第一电压大于所述第三电压时，所述第五场效应管的导通条件为(VL1
–
VLB1)*(R4+R5)/(R1+R2+R3+R4+R5)&gt;Vth5，所述第四场效应管的导通条件为(VLB1
–
VL1)*(R2+R3+R4+R5)/(R1+R2+R3+R4+R5)&lt;Vth4，所述第三场效应管和第五场效应管的同时导通条件为(VL1
–
VLB1)*(R4+R5)/(R1+R2+R3)&gt;Vth5，且(VL1
–
VLB1)*(R5)/(R1+R2+R3)&gt;Vth3，所述第二场效应管和第四场效应管的同时导通条件为(VL1
–
VLB1)*(R3+R4+R5)/(R1+R2+R3+R4+R5)&lt;Vth2，且(VL1
–
VLB1)*(R2+R3+R4+R5)/(R1+R2+R3+R4+R5)&lt;Vth4，其中，R1为所述第一忆阻器的阻值，R2为所述第二忆阻器的阻值，R3为所述第三忆阻器的阻值，R4为所述第四忆阻器的阻值，R5为所述第五忆阻器的阻值，VL1为所述第一电压，VLB1为所述第三电压，Vth2为所述第二场效应管的阈值电压，Vth3为所述第三场效应管的阈值电压，Vth4为所述第四场效应管的阈值电压，Vth5为所述第五场效应管的阈值电压。
[0019]进一步地，所述基于所述多个场效应管的导通和截止确定所述存算单元的输出电流，具体为：
[0020]若所述第四场效应管导通，且第二场效应管、第三场效应管和第五场效应管均截止，则所述存算单元的输出端输出电流为IOA，其中，所述IOA为所述存算单元中第一偏置电
流源、第二偏置电流源、第三偏置电流源和第四偏置电流源提供的电流；
[0021]若所述第二场效应管和第四场效应管均导通，且所述第三场效应管和第五场效应管均截止，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于忆阻器的多比特存算一体存算单元，其特征在于，所述存算单元包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器、第五忆阻器、第一偏置电流源、第二偏置电流源、第三偏置电流源和第四偏置电流源，其中：所述第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器和第五忆阻器依次串联，所述第一忆阻器的一端与所述第一场效应管的源极连接，所述第一场效应管的栅极与第二输入电压端连接，所述第一场效应管的漏极与第一输入电压端连接，所述第一忆阻器和第二忆阻器的连接点还与第二场效应管的栅极连接，所述第二场效应管的源极与所述第一偏置电流源的正极连接，所述第二场效应管的漏极、第三场效应管的漏极、第四场效应管的漏极和第五场效应管的漏极四点共连且作为所述存算单元的输出端，所述第三场效应管的源极与所述第三偏置电流源的负极连接，所述第四场效应管的源极与所述第二偏置电流源的正极连接，所述第五场效应管的源极与所述第四偏置电流源的负极连接，所述第五忆阻器的一端与第三输入电压端连接。2.如权利要求1所述的基于忆阻器的多比特存算一体存算单元，其特征在于，所述第一忆阻器、第二忆阻器、第三忆阻器、第四忆阻器和第五忆阻器均包括第一阻值和第二阻值，且所述第二阻值大于所述第一阻值。3.如权利要求1所述的基于忆阻器的多比特存算一体存算单元，其特征在于，所述第一场效应管、第四场效应管和第五场效应管为N沟道型场效应管，所述第二场效应管和第三场效应管为P沟道型场效应管。4.如权利要求1所述的基于忆阻器的多比特存算一体存算单元，其特征在于，所述存算单元还包括开关单元，所述开关单元具体包括第六场效应管、第七场效应管、第八场效应管和第九场效应管，所述第六场效应管、第七场效应管、第八场效应管、第九场效应管和第一场效应管均与所述第二输入电压端连接，所述第一忆阻器和第二场效应管栅极的连接点与所述第六场效应管的漏极连接，所述第六场效应管的源极与所述第二忆阻器的一端连接，所述第二忆阻器的另一端和所述第四场效应管栅极的连接点与所述第七场效应管的漏极连接，所述第七场效应管的源极与所述第三忆阻器的一端连接，所述第三忆阻器的另一端和所述第五场效应管栅极的连接点与所述第八场效应管的漏极连接，所述第八场效应管的源极与所述第四忆阻器的一端连接，所述第四忆阻器的另一端和所述第三场效应管栅极的连接点与所述第九场效应管的漏极连接，所述第九场效应管的源极与所述第五忆阻器的一端连接，所述第五忆阻器还与所述第三输入电压端连接。5.基于忆阻器的多比特存算一体存算单元的控制方法，其特征在于，所述方法应用于如权利要求1
‑
4任一项所述的存算单元中，所述方法包括：通过第二输入电压端使所述存算单元启动；通过第一输入电压端和第三输入电压端分别向所述存算单元输入第一电压和第三电压；基于所述第一电压、第三电压和存算单元输出电流。6.如权利要求5所述的控制方法，其特征在于，所述基于所述第一电压值、第三电压值和存算单元输出电流，具体为：若所述第一电压等于所述第三电压，则所述存算单元输出端输出电流为0；
若所...

【专利技术属性】
技术研发人员：高润雄，段杰斌，
申请(专利权)人：深圳市金和思锐科技有限公司，
类型：发明
国别省市：