数据处理方法、装置、存储介质及电子设备制造方法及图纸

本申请提供了一种数据处理方法、装置、存储介质及电子设备，涉及数据处理领域。该方法包括：针对快速傅里叶变换的第N级迭代运算中所需的、在同一存储空间中的M个操作数中的每个操作数，基于操作数对应的K位二进制数值、以及快速傅里叶变换对应的基值，进行关于K位二进制数值的逻辑运算，得到操作数对应的运算结果，其中，N、M和K均为正整数；基于M个操作数各自对应的运算结果，确定M个操作数各自对应的存储空间。通过本申请中的方案，可以将第N级迭代运算中所需的M个操作数分别映射到不同的存储空间，以解决在第N级迭代运算时可能产生的数据读取冲突问题。数据读取冲突问题。数据读取冲突问题。

【技术实现步骤摘要】
数据处理方法、装置、存储介质及电子设备


[0001]本申请涉及数据处理
，具体涉及一种数据处理方法、装置、存储介质及电子设备。

技术介绍

[0002]在各类通信系统中，经常会利用快速傅里叶变换(Fast Fourier Transformation，FFT)将时域信号转换为频域信号、或者将频域信号转换成时域信号。然而，在FFT的多次迭代运算后，会发生同一时钟、在同一个存储空间中取多个存储地址的操作数的情况、进而导致FFT存储器的读写冲突问题。

技术实现思路

[0003]为了解决上述技术问题，提出了本申请。本申请实施例提供了一种数据处理方法、装置、存储介质及电子设备。
[0004]第一方面，本申请一实施例提供了一种数据处理方法，包括：针对快速傅里叶变换的第N级迭代运算中所需的、在同一存储空间中的M个操作数中的每个操作数，基于操作数对应的K位二进制数值、以及快速傅里叶变换对应的基值，进行关于K位二进制数值的逻辑运算，得到操作数对应的运算结果，其中，N、M和K均为正整数；基于M个操作数各自对应的运算结果，确定M个操作数各自对应的存储空间。
[0005]结合第一方面，在第一方面的某些实现方式中，在基于M个操作数各自对应的运算结果，确定M个操作数各自对应的存储空间之后，该方法还包括：确定M个操作数在M个操作数各自对应的存储空间中的存储地址。
[0006]结合第一方面，在第一方面的某些实现方式中，确定M个操作数在M个操作数各自对应的存储空间中的存储地址，包括：针对M个操作数中的每个操作数，基于操作数对应的K位二进制数值中的第0位数值至第(K
‑
3)位数值，确定操作数在所述操作数对应的存储空间中的存储地址。
[0007]结合第一方面，在第一方面的某些实现方式中，基于操作数对应的K位二进制数值、以及快速傅里叶变换对应的基值，进行关于K位二进制数值的逻辑运算，得到操作数对应的运算结果，包括：基于2的a次幂、以及K位二进制数值中的第a位数值、第(a+Q)位数值直至第(a+nQ)位数值，确定第a个逻辑表达式，其中，a∈{0，1
……
，(Q
‑
1)}，Q为以log2为底、基值P的对数，Q和n均为正整数，(a+nQ)为小于或等于(K
‑
1)的正整数；对第0个逻辑表达式直至第(Q
‑
1)个逻辑表达式进行算术运算，得到操作数对应的运算结果。
[0008]结合第一方面，在第一方面的某些实现方式中，第a个逻辑表达式为：
[0009]结合第一方面，在第一方面的某些实现方式中，对第0个逻辑表达式直至第(Q
‑
1)个逻辑表达式进行算术运算的表达式为：
[0010][0011][0012]结合第一方面，在第一方面的某些实现方式中，基于操作数对应的K位二进制数值中的第0位数值至第(K
‑
3)位数值，确定操作数在操作数对应的存储空间中的存储地址的表达式为：其中，x
a
表示操作数对应的K位二进制数值中的第a位数值。
[0013]第二方面，本申请一实施例提供了一种数据处理装置，包括：运算模块，用于针对快速傅里叶变换的第N级迭代运算中所需的、在同一存储空间中的M个操作数中的每个操作数，基于操作数对应的K位二进制数值、以及快速傅里叶变换对应的基值，进行关于K位二进制数值的逻辑运算，得到操作数对应的运算结果，其中，N、M和K均为正整数；确定模块，用于基于M个操作数各自对应的运算结果，确定M个操作数各自对应的存储空间。
[0014]第三方面，本申请一实施例提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机程序，该计算机程序用于执行第一方面所述的数据处理方法。
[0015]第四方面，本申请一实施例提供了一种电子设备，该电子设备包括：处理器；用于存储处理器可执行指令的存储器；该处理器用于执行第一方面所述的数据处理方法。
[0016]本申请实施例提供的数据处理方法，是基于操作数对应的K位二进制数值、以及FFT对应的基值，进行关于K位二进制数值的逻辑运算，再根据运算结果，将操作数存储到对应的存储空间中。通过本申请中的方案，可以将FFT的第N级迭代运算所需的M个操作数分别存储在不同的存储空间，进而解决在第N级迭代运算时产生的数据读写冲突问题。
附图说明
[0017]通过结合附图对本申请实施例进行更详细的描述，本申请的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本申请实施例的进一步理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请，并不构成对本申请的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
[0018]图1所示为本申请一示例性实施例提供的16点数序列在存储空间0和存储空间1中的存储示意图。
[0019]图2所示为本申请一示例性实施例提供的数据处理方法的流程示意图。
[0020]图3所示为本申请另一示例性实施例提供的数据处理方法的流程示意图。
[0021]图4所示为本申请一示例性实施例提供的得到操作数对应的运算结果的流程示意图。
[0022]图5所示为本申请一示例性实施例提供的64点数序列在基4的FFT存储器中的存储示意图。
[0023]图6所示为本申请一示例性实施例提供的数据处理装置的结构示意图。
[0024]图7所示为本申请一示例性实施例提供的电子设备的结构示意图。
具体实施方式
[0025]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完
整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0026]对于点数为W、基为P、采用同址计算的FFT存储器，FFT存储器会被分成P个存储空间，每个存储空间的容量为W/P个复数。将W点的FFT复数平均且连续地存储在P个存储空间中，则在第N次迭代迭代运算中，会发生一个时钟内、在同一个存储空间中取多个复数的情况。
[0027]例如，对于点数为16、基为2、采用同址计算的FFT存储器，FFT存储器被分为两个存储空间，分别记为存储空间0和存储空间1，存储空间0和存储空间1的容量分别为8个复数。首先定义FFT复数对应的16点数序列index＝0，1，2，
……
，15，(以下将点数序列中的b描述为操作数b)，则FFT复数对应的16点数序列在存储空间0和存储空间1中的存储结果如图1所示。
[0028]如图1所示，FFT的16点数序列平均且连续地存放在存储空间0和存储空间1中。其中，操作数0、操作数1、操作数2、操作数3、操作数4、操作数5、操作数6、操作数7分别存储在存储空间0中的地址0、地址1、地址2、地址3、地址4、地址5、地址6、地址7；操作数8、操作数9、操作数10、操作数11、操作数1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理方法，其特征在于，包括：针对快速傅里叶变换的第N级迭代运算中所需的、在同一存储空间中的M个操作数中的每个所述操作数，基于所述操作数对应的K位二进制数值、以及所述快速傅里叶变换对应的基值，进行关于所述K位二进制数值的逻辑运算，得到所述操作数对应的运算结果，其中，N、M和K均为正整数；基于所述M个操作数各自对应的运算结果，确定所述M个操作数各自对应的存储空间。2.根据权利要求1所述的数据处理方法，其特征在于，在所述基于所述M个操作数各自对应的运算结果，确定所述M个操作数各自对应的存储空间之后，还包括：确定所述M个操作数在所述M个操作数各自对应的存储空间中的存储地址。3.根据权利要求2所述的数据处理方法，其特征在于，所述确定所述M个操作数在所述M个操作数各自对应的存储空间中的存储地址，包括：针对所述M个操作数中的每个所述操作数，基于所述操作数对应的K位二进制数值中的第0位数值至第(K
‑
3)位数值，确定所述操作数在所述操作数对应的存储空间中的存储地址。4.根据权利要求1至3任一项所述的数据处理方法，其特征在于，所述基于所述操作数对应的K位二进制数值、以及所述快速傅里叶变换对应的基值，进行关于所述K位二进制数值的逻辑运算，得到所述操作数对应的运算结果，包括：基于2的a次幂、以及所述K位二进制数值中的第a位数值、第(a+Q)位数值直至第(a+nQ)位数值，确定第a个逻辑表达式，其中，a∈{0，1
……
，(Q
‑
1)}，Q为以log2为底、所述基值P的对数，Q和n均为正整数，(a+nQ)为小于或等于(K

【专利技术属性】
技术研发人员：何鹏，王劲松，倪海峰，丁克忠，
申请(专利权)人：南京创芯慧联技术有限公司，
类型：发明
国别省市：