一种基于区块链技术的通用存储芯片结构制造技术

本发明专利技术公开了一种基于区块链技术的通用存储芯片结构，包括主板，主板上设置有区块链存储体和序时存储体操作系统；区块链存储体以区块链序时账簿数据结构提供有效存储空间；序时存储体操作系统用于维护区块链存储体内序时存储片链式及哈希树结构的数据结构算法关系，确保序时存储片的数据不可篡改。通过构建原子化、芯片化的区块链存储体的体系架构，可广泛用于对现有各类存储体如硬盘、手机存储芯片、U盘等的替代和改造，一方面可以使单独的存储体具备区块链节点单维的序时防篡改性能，另一方面，在组网的情况下，进一步具备分布式数据库的二维防篡改性能，并使其上层载体的各应用程序获得区块链能力。用程序获得区块链能力。用程序获得区块链能力。

【技术实现步骤摘要】
一种基于区块链技术的通用存储芯片结构


[0001]本专利技术涉及半导体
，具体来说，涉及一种基于区块链技术的通用存储芯片结构。

技术介绍

[0002]区块链(Blockchain)是分布式数据存储、点对点传输、共识机制、加密算法等计算机技术的新型应用模式。区块链是一种按照时间顺序将数据区块以顺序相连的方式组合成的一种链式数据结构，并以密码学方式保证的不可篡改和不可伪造的分布式账本。由于区块链具有去中心化、信息不可篡改、自治性等特性，区块链也受到人们越来越多的重视和应用。
[0003]从本质上讲，区块链是一个共享数据库，存储于其中的数据或信息，具有“不可伪造”、“全程留痕”、“可以追溯”、“公开透明”、“集体维护”等特征。基于这些特征，区块链技术奠定了坚实的“信任”基础，创造了可靠的“合作”机制。
[0004]但是，目前尚未出现区块链技术和半导体存储技术相结合的应用和技术方案，具体如下：
[0005]1)如图4所示，从半导体存储芯片架构原理看，没有区块链的构成模块：“半导体存储芯片由译码驱动电路、存储矩阵、读写电路、地址线、数据线、控制线、片选线组成。其中，译码驱动电路、存储矩阵、读写电路属于核心结构。存储矩阵用来存储0/1代码，地址线、数据线主要用来连接CPU和外部设备。现在假设CPU或者外部设备给出地址，表示要存/取的数据在存储矩阵的哪个存储单元中，然后经过译码驱动电路，选择对应的存储单元，从而完成存/取数据。”[0006]2)如图5所示，从区块链技术的架构原理看，与半导体存储芯片没有任何联系：一个标准的区块链平台、系统，应该至少包含数据层、网络层、共识层这三层，应用层、合约层、激励层可以不包含。由此可见，目前的区块链技术运行于数据层之上，而与处于数据层之下的存储芯片没有任何关系。
[0007]因此，现有技术存在以下缺陷：
[0008]1、部署难度高：要获得区块链的相关特性，需要在应用设备(服务器、PC、移动终端等)上另外部署区块链终端。
[0009]2、标准化程度低，限制了应用范围：虽然技术原理比较明确，但实现方案多样化，导致区块链平台的多样化，导致跨平台访问、对接困难。
[0010]3、泛化严重：区块链平台出现了泛化的趋势，目前国内已经出现蚂蚁链、金盟链、长安链、趣链等区块链平台，每一个平台都具有一定的技术特性，这对构建“万物互联”的价值物联网是不利的。
[0011]4、大型化：目前的区块链平台的分布式节点，只能部署于服务器等大型硬件平台上，使得“不可伪造”的特性只能在较小的范围内实现，无法满足“万物互联”场景下小型设备的区块链应用。
[0012]针对相关技术中的问题，目前尚未提出有效的解决方案。

技术实现思路

[0013]针对相关技术中的问题，本专利技术提出一种基于区块链技术的通用存储芯片结构，以克服现有相关技术所存在的上述技术问题。
[0014]为此，本专利技术采用的具体技术方案如下：
[0015]一种基于区块链技术的通用存储芯片结构，包括主板，主板用于集成区块链存储体所需的各种芯片，主板上设置有区块链存储体和序时存储体操作系统；
[0016]其中，区块链存储体用于采用区块链序时账簿数据结构的有效存储空间；
[0017]序时存储体操作系统用于维护区块链存储体内序时存储片链式及哈希树结构的数据结构算法关系，确保序时存储片的数据不可篡改；
[0018]还用于基于预设的协议标准对上层应用提供数据写、读及哈希校验的数据访问接口与数据访问接口；
[0019]还用于基于预设的协议标准对上层应用提供区块链存储体参与区块链组网的必要接口与组网接口。
[0020]进一步的，芯片包括时钟芯片、桥架芯片、序时存储芯片及BIOS芯片。
[0021]进一步的，区块链存储体包括若干序时存储片，且若干序时存储片之间采用数据总线连接。
[0022]进一步的，序时存储片用于实现区块链节点序时账簿原理；
[0023]数据总线用于为区块链存储体内的各种芯片提供数据传输通道；还用于各序时存储片通过数据总线接入主板，获得数据的存储、读、写能力。
[0024]进一步的，区块链节点序时账簿原理包括数据结构及其对应算法。
[0025]进一步的，序时存储片内部存储的数据按区块链时间轴的顺序前后链接。
[0026]进一步的，主板上还设置有若干接口，接口用于实现区块链存储体的常规通信协议。
[0027]进一步的，常规通信协议包括UFSv2.0及USB3.0。接口包括数据访问接口和组网接口。
[0028]进一步的，数据访问接口用于区块链存储体的数据访问连接；组网接口用于区块链存储体的组网连接。
[0029]本专利技术的有益效果为：通过构建原子化、芯片化的区块链存储体的体系架构，可广泛用于对现有各类存储体如硬盘、手机存储芯片、U盘等的替代和改造，一方面可以使单独的存储体具备区块链节点单维的序时防篡改性能，另一方面，在组网的情况下，进一步具备分布式数据库的二维防篡改性能，并使其上层载体的各应用程序获得区块链能力。此外，在“万物互联”的场景下，可以赋予每一个物联网节点数据充分可信的性能，从而构建基于区块链的物联网。
附图说明
[0030]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施
例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0031]图1是根据本专利技术实施例的一种基于区块链技术的通用存储芯片结构的示意图；
[0032]图2是根据本专利技术实施例的一种基于区块链技术的通用存储芯片结构中区块链节点序时账簿原理的示意图；
[0033]图3是根据本专利技术另一个实施例的基于区块链技术的通用存储芯片结构的示意图；
[0034]图4是半导体存储芯片架构原理示意图；
[0035]图5是区块链六层模型示意图。
[0036]图中：
[0037]1、区块链存储体；11、序时存储片；2、序时存储体操作系统；3、数据访问接口；4、组网接口。
具体实施方式
[0038]为进一步说明各实施例，本专利技术提供有附图，这些附图为本专利技术揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理，配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本专利技术的优点，图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。
[0039]根据本专利技术的实施例，提供了一种基于区块链技术的通用存储芯片结构，其目标是通过将区块链的数据存储特性封装与存储体，使得各种应用系统能够方便、透明地获得区块链相关特性。为此，需要解决以下几方面问题：
[0040]1)区块链架构和算法芯片：将序时账簿数据结构、哈希加密算法等传统方案上由软件实现的区块链技术组件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于区块链技术的通用存储芯片结构，包括主板，该主板用于集成区块链存储体所需的各种芯片，其特征在于，所述主板上设置有区块链存储体(1)和序时存储体操作系统(2)；其中，所述区块链存储体(1)以区块链序时账簿数据结构提供有效存储空间；所述序时存储体操作系统(2)用于维护区块链存储体(1)内序时存储片链式及哈希树结构的数据结构算法关系，确保序时存储片的数据不可篡改；还用于基于预设的协议标准对上层应用提供数据写、读及哈希校验的数据访问接口与数据访问接口；还用于基于预设的协议标准对上层应用提供该区块链存储体(1)参与区块链组网的必要接口与组网接口。2.根据权利要求1所述的一种基于区块链技术的通用存储芯片结构，其特征在于，所述芯片包括时钟芯片、桥架芯片、序时存储芯片及BIOS芯片。3.根据权利要求1所述的一种基于区块链技术的通用存储芯片结构，其特征在于，所述区块链存储体(1)包括若干序时存储片(11)，且若干所述序时存储片(11)之间采用数据总线连接。4.根据权利要求3所述的一种基于区块链技术的通用存储芯片结构，其特征在于，所述序时存储片(11)用于实现区块链节点序时账簿原理；所述数据总...

【专利技术属性】
技术研发人员：张银银，吕玉娟，樊亚淼，
申请(专利权)人：安徽宝葫芦信息科技集团股份有限公司，
类型：发明
国别省市：