半导体封装结构及其制造方法技术

本发明专利技术公开了一种半导体封装结构及其制造方法，该制造方法包括：提供封装基板；将半导体芯片置于封装基板的上表面并与封装基板电连接；采用化学电镀的方式于封装基板的下表面形成多个具有可润湿侧翼结构的封装引脚；对封装基板上的半导体芯片进行封装，以形成封装结构。本发明专利技术通过多次化学电镀的方式形成可润湿侧翼结构，同时兼顾了精度和成本的要求。同时兼顾了精度和成本的要求。同时兼顾了精度和成本的要求。

【技术实现步骤摘要】
半导体封装结构及其制造方法


[0001]本专利技术涉及半导体封装
，具体涉及一种半导体封装结构及其制造方法。

技术介绍

[0002]传统的无引脚封装，例如DFN(quad flat no leads，方形扁平无引脚封装)、LGA(Land Grid Array，栅格阵列封装)，通常呈正方形或矩形，封装底部中央位置有一个大面积裸露基岛用来导热，围绕大基岛的封装外围四周有实现电气连结的导电引脚。引脚面积较小，并且无引脚封装产品与印刷电路板之间的焊接高度低，当无引脚封装产品与印刷电路板热膨胀系数不同时，会导致引脚焊锡开裂。
[0003]传统无引脚封装产品引脚在塑封体正下方形成，因此，检查焊点质量时，采用传统视觉检查技术，困难且耗时，需要将PCB倾斜一定的角度才可能进行检测确认；采用X
‑
ray检查技术，因焊锡高度低，焊锡量少也需要精度更高的专用设备才能满足检查要求。此时，电测试是确定焊接端子电连接性的唯一方法。但是在某些应用中，所有终端的全电测试比较困难或不完整。
[0004]针对上述问题，现有技术中通常采用化学蚀刻或者机械切割的方式来在封装结构中增加Wettable Flank(可润湿侧翼)结构，以此来克服传统无引脚封装产品因引脚面积过小、焊接高度低而产生PCB贴装焊锡易开裂以及PCB贴装焊锡后无法检测确认焊点质量或检测确认困难的问题。但是化学刻蚀的精度较差，对于小于等于0.4um长度的管脚，无法保证蚀刻后的剩余长度仍可实现ATE测试，机械两次切割的方式虽然可以避免蚀刻精度的问题，但是切割时，管脚金属位置会有毛刺问题，需要特殊处理，从而增加成本。
[0005]因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

技术实现思路

[0006]为了解决上述技术问题，本专利技术提供了一种半导体封装结构及其制造方法，通过多次化学电镀的方式形成可润湿侧翼结构，可同时兼顾精度和成本的要求，可应用于小间距、短管脚的封装产品中。
[0007]根据本公开第一方面，提供了一种半导体封装结构的制造方法，包括：提供封装基板；
[0008]将半导体芯片置于所述封装基板的上表面并与所述封装基板电连接；
[0009]采用化学电镀的方式于所述封装基板的下表面形成多个具有可润湿侧翼结构的封装引脚；
[0010]对所述封装基板上的所述半导体芯片进行封装，以形成封装结构。
[0011]可选地，采用化学电镀的方式于所述封装基板的下表面形成多个具有可润湿侧翼结构的封装引脚包括：
[0012]采用化学电镀的方式于所述封装基板的下表面形成第一金属层；
[0013]采用化学电镀的方式于所述第一金属层的下表面形成第二金属层，
[0014]其中，所述第一金属层和所述第二金属层之间形成有靠近所述封装基板外围区域的倒台阶结构。
[0015]可选地，在形成多个具有可润湿侧翼结构的封装引脚之后，所述制造方法还包括：
[0016]形成覆盖多个封装引脚中每个封装引脚外表面的保护层。
[0017]可选地，在形成多个具有可润湿侧翼结构的封装引脚之后，所述制造方法还包括：
[0018]于所述封装基板的下表面形成阻焊层。
[0019]可选地，所述阻焊层覆盖多个封装引脚中每个分装引脚的部分外表面。
[0020]可选地，所述阻焊层的厚度大于封装引脚的厚度。
[0021]根据本公开第二方面，提供了一种半导体封装结构，包括：封装基板；
[0022]半导体芯片，置于所述封装基板的上表面并与所述封装基板电连接；
[0023]多个封装引脚，位于所述封装基板的下表面，且所述多个封装引脚中的每个封装引脚均具有可润湿侧翼结构；
[0024]塑封体，用于对所述封装基板上的所述半导体芯片进行封装，
[0025]其中，所述多个封装引脚被配置为采用化学电镀的方式形成于所述封装基板的下表面。
[0026]可选地，所述多个封装引脚中的每个封装引脚均包括：
[0027]第一金属层，形成于所述封装基板的下表面；
[0028]第二金属层，形成于所述第一金属层的下表面，
[0029]其中，所述第一金属层和所述第二金属层均采用化学电镀的方式形成，且所述第一金属层和所述第二金属层之间具有靠近所述封装基板外围区域的倒台阶结构。
[0030]可选地，所述半导体封装结构还包括：
[0031]保护层，被配置为覆盖所述多个封装引脚中每个封装引脚的外表面。
[0032]可选地，所述半导体封装结构还包括：
[0033]阻焊层，形成于所述封装基板的下表面，且所述阻焊层覆盖所述多个封装引脚中每个分装引脚的部分外表面。
[0034]可选地，所述阻焊层的厚度大于所述多个封装引脚中每个封装引脚的厚度。
[0035]本专利技术的有益效果至少包括：
[0036]本专利技术实施例中采用多次化学电镀的方式来形成多个封装引脚，在此过程中，只需要改变每次电镀开窗的位置即可形成具有可润湿侧翼结构的多个封装引脚，从而实现对小间距、短管脚的封装产品的焊点质量检测，方便快捷，且由于电镀精度相较于化学蚀刻和机械切割的精度更高，因此可提高对封装引脚的制造精度，同时也不会增加额外的制造成本，很好的实现了对精度和成本的兼顾。
[0037]应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术。
附图说明
[0038]图1a和图1b分别示出本专利技术不同实施例所提供的半导体封装结构的截面示意图；
[0039]图2示出图1b中的半导体封装结构焊锡时的截面示意图；
[0040]图3a～图3d分别示出图1b中封装引脚的各个制造阶段的截面示意图示意图；
[0041]图4示出根据本专利技术实施例提供的半导体封装结构的制造方法的流程示意图。
具体实施方式
[0042]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的较佳实施例。但是，本专利技术可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本专利技术的公开内容的理解更加透彻全面。
[0043]本专利技术所公开的半导体封装结构可应用于例如QFN(Quad Fiat Nolead，方形扁平无引脚封装)、DFN(dual flat No
‑
lead，双列扁平无引脚封装)、PDFN(Power Dual Flat No
‑
lead，双列扁平无引脚功率封装)、LGA(Land Grid Array，栅格阵列封装)等无引脚封装结构中。
[0044]结合图1a、图1b和图4，本专利技术实施例提供的半导体封装结构(本文中可简称为封装结构)的制造方法包括执行如下步骤：
[0045]在步骤S1中，提供封装基板。
[0046]可选地，该封装基板2可以为单层板，也可以为包含有例如介质层、线路层、焊盘等的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构的制造方法，其中，包括：提供封装基板；将半导体芯片置于所述封装基板的上表面并与所述封装基板电连接；采用化学电镀的方式于所述封装基板的下表面形成多个具有可润湿侧翼结构的封装引脚；对所述封装基板上的所述半导体芯片进行封装，以形成封装结构。2.根据权利要求1所述的制造方法，其中，采用化学电镀的方式于所述封装基板的下表面形成多个具有可润湿侧翼结构的封装引脚包括：采用化学电镀的方式于所述封装基板的下表面形成第一金属层；采用化学电镀的方式于所述第一金属层的下表面形成第二金属层，其中，所述第一金属层和所述第二金属层之间形成有靠近所述封装基板外围区域的倒台阶结构。3.根据权利要求1所述的制造方法，其中，在形成多个具有可润湿侧翼结构的封装引脚之后，所述制造方法还包括：形成覆盖多个封装引脚中每个封装引脚外表面的保护层。4.根据权利要求1所述的制造方法，其中，在形成多个具有可润湿侧翼结构的封装引脚之后，所述制造方法还包括：于所述封装基板的下表面形成阻焊层。5.根据权利要求4所述的制造方法，其中，所述阻焊层覆盖多个封装引脚中每个分装引脚的部分外表面。6.根据权利要求5所述的制造方法，其中，所述阻焊层的厚度大于封装引脚的厚度。7.一种半导体封装结...

【专利技术属性】
技术研发人员：许飞，
申请(专利权)人：杰华特微电子股份有限公司，
类型：发明
国别省市：