含有不确定信号的电路的优化方法、验证方法、存储介质技术

本发明专利技术公开了一种含有不确定信号的电路的优化方法、验证方法、存储介质。其中含有不确定信号的电路的优化方法，所述电路中含有的不确定信号包括tieX、tieZ当中的至少一种，所述优化方法包括：将待进行等价验证的电路映射成仅存在与门与非门的简单电路结构；对所述简单结构电路进行遍历，将输入信号为不确定信号的与门和/或非门进行优化，使其输入信号由不确定信号转化为确定信号。本发明专利技术对不确定信号进行了归一化处理，避免了验证时的不确定性。避免了验证时的不确定性。避免了验证时的不确定性。

【技术实现步骤摘要】
含有不确定信号的电路的优化方法、验证方法、存储介质


[0001]本专利技术涉及形式验证的
，尤其涉及一种含有不确定信号的电路的优化方法、等价验证方法。

技术介绍

[0002]在电路设计中，一些RTL（Register Transfer Level，寄存器转换级电路）设计在实现的过程中存在bug或实现不完全的情况，例如未初始化的元素或黑盒的输出，又或是设计者人为设置不确定信号，例如设置tieX值，和/或设置tieZ值，这会使得RTL设计中出现不确定信号。
[0003]tieX信号表示don
’
t care，即综合器在此情况下，将其综合成无论tieX是0还是1都是符合规范的。引入不确定信号tieX后，电路由两值逻辑变为了三值逻辑，不确定的X值做为常量，也会随确定信号即常量1和常量0一同在电路中传播。
[0004]具体的传播方式如下表所示。
[0005]由图可知，与门的一个输入为X时，只有当另一输入为0，与门的输出为0，其余情况皆输出X。当或门的一个输入为X时，另一输入需为1，或门才会输出1，其余情况皆输出X。当非门的输入为X时，输出X。虽然常量传播会将电路中存在的一些X消除，但仍会有X无法被优化掉，从而使得不确定信号继续存在于电路中（如X为与门的一个输入，另一个输入为组合逻辑的输出）。
[0006]tieZ又称作高阻态，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再驱动下一级电路的话，对下级电路无任何影响，极限状态下，可以认定为悬空。因在电路设计中使用tieZ信号可以有效节省总线资源，也多见于电路设计中。
[0007]不同的逻辑综合工具又或是验证工具对于tieX与tieZ信号都有其独特的默认处理方式，例如将tieX与tieZ默认赋值为0,或是直接当做额外的PI（输入端口）处理。因而在对设计进行综合前后的等价性验证时，需要针对不同逻辑综合工具的处理方式，对形式验证工具进行相同的设置，从而使等价性验证的结果更具权威性。
[0008]然而在更多情况下，由于技术保密等原因，在使用逻辑综合工具时，无法清楚的得知逻辑综合工具对与tieX与tieZ的具体处理方法，因而具体该如何对tieX、tieZ进行设定，只能通过猜测与观察进行，从而导致验证结果的不准确。
[0009]因此如何提供一种针对tieX和/或tieZ可适性强的电路优化方法是业界亟待解决
的技术问题。

技术实现思路

[0010]为了解决现有技术中无法清楚得知如何对不确定信号的设定方法的技术问题，本专利技术提出了含有不确定信号的电路的优化方法、验证方法、存储介质。
[0011]本专利技术提出的含有不确定信号的电路的优化方法，所述电路中含有的不确定信号包括tieX、tieZ当中的至少一种，所述优化方法包括：将待进行等价验证的电路映射成仅存在与门与非门的简单电路结构；对所述简单结构电路进行遍历，将输入信号为不确定信号的与门和/或非门进行优化，使其输入信号由不确定信号转化为确定信号。
[0012]进一步，对所述简单结构电路进行遍历，将输入信号为不确定信号的与门和/或非门进行优化，使其输入信号由不确定信号转化为确定信号具体包括：若遍历到电路中的任意与门的一个输入端口被不确定信号驱动时，将当前遍历的与门删除，并将该与门的另一个输入端口直接与该与门的输出端口相连；若遍历到电路中的任意非门的输入端口被不确定信号驱动时，将当前遍历的非门删除，并将该非门的输入端口直接与该非门的输出端口相连。
[0013]进一步，将待进行等价验证的电路映射成仅存在与门与非门的简单电路结构具体包括：将待验证的电路分割为多个子电路；将所有子电路映射成多个所述简单电路结构。
[0014]进一步，在遍历过程中先为所述电路的每一个门创建输出不为不确定信号的搜索空间，再对所述电路进行优化；；将搜索空间通过与门或非门与对应的优化后的电路的输入端口连接，形成优化后的电路与其搜索空间的组合逻辑电路。
[0015]进一步，在遍历过程中为优化后的电路中每一个门创建输出不为不确定信号的搜索空间具体包括：将当前遍历到的门的输出不为不确定信号的表达式添加到搜索空间；根据当前遍历到的门是与门还是非门，推导得到当前遍历到的门的输出不为不确定信号的输入端口的组合表达式，并将搜索空间中当前遍历到的门的输出不为不确定信号的表达式更新为推导得到的组合表达式。
[0016]进一步，当当前遍历到的门是与门时，对应的搜索空间PC的组合表达式为PC = {（a != X & b != X) |（a = X & b = 0）|（a = 1 & b != X）}，或者对应的搜索空间PC的组合表达式为PC = {（a != Z & b != Z) |（a = Z & b = 0）|（a = 1 & b != Z）}。
[0017]进一步，当当前遍历到的门是非门时，对应的搜索空间PC的组合表达式为PC = {a != X}，或者对应的搜索空间PC的组合表达式为PC = {a != Z}。
[0018]本专利技术提出的含有不确定信号的电路的等价验证方法，包括：将原始RTL电路采用上述技术方案所述的含有不确定信号的电路的优化方法进行优化；将网表设计电路采用上述技术方案所述的含有不确定信号的电路的优化方法进
行优化；将优化后的原始RTL电路或其子电路与优化后的网表设计电路或其子电路两两为一组进行匹配，并将匹配后的两个电路设置为共用输入端口，并将两个电路的输出端口通过异或门连接，再将异或门的输出端口与原始RTL电路的搜索空间通过与门连接，形成衔接后的电路；使用等价验证工具对衔接后的电路进行验证，若能够找到使得衔接后的电路的输出为1的输入信号的组合，则原始RTL电路或其子电路与对应的网表设计电路或其子电路为等价电路。
[0019]进一步，当衔接后的电路的输出恒为0时，若所述异或门的输入信号为0，则优化后的原始RTL电路或其子电路与对应的优化后的网表设计电路或其子电路等价。
[0020]本专利技术提出的计算机可读存储介质，用于存储计算机程序，所述计算机程序运行时执行上述技术方案所述的含有不确定信号的电路的优化方法。
[0021]本专利技术通过对不确定信号进行优化变成确定信号，规避了原有操作方法中的不确定性，探索到了归一化的tieX，tieZ处理方法。避免了验证时需要实时根据综合方案调整验证方案，也避免了由于验证方案设计错误导致的资源浪费。在使用本专利技术后，原有测试集中的例子依然保持全部验证通过，验证结果与原始方案并无区别。本专利技术在保证验证结果正确的前提下，解决了传统方案中对于tieX,tieZ处理方式的不同引起的种种琐碎问题。
附图说明
[0022]下面结合实施例和附图对本专利技术进行详细说明，其中：图1是本专利技术的流程图。
[0023]图2是本专利技术的与门与非门情况下tieX信号的优化示意图。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种含有不确定信号的电路的优化方法，所述电路中含有的不确定信号包括tieX、tieZ当中的至少一种，其特征在于，所述优化方法包括：将所述电路映射成仅存在与门与非门的简单电路结构；对所述简单结构电路进行遍历，将输入信号为不确定信号的与门和/或非门进行优化，使其输入信号由不确定信号转化为确定信号。2.如权利要求1所述的含有不确定信号的电路的优化方法，其特征在于，对所述简单结构电路进行遍历，将输入信号为不确定信号的与门和/或非门进行优化，使其输入信号由不确定信号转化为确定信号具体包括：若遍历到电路中的任意与门的一个输入端口被不确定信号驱动时，将当前遍历的与门删除，并将该与门的另一个输入端口直接与该与门的输出端口相连；若遍历到电路中的任意非门的输入端口被不确定信号驱动时，将当前遍历的非门删除，并将该非门的输入端口直接与该非门的输出端口相连。3.如权利要求1所述的含有不确定信号的电路的优化方法，其特征在于，将所述电路映射成仅存在与门与非门的简单电路结构具体包括：将待验证的电路分割为多个子电路；将所有子电路映射成多个所述简单电路结构。4.如权利要求1至3任意一项所述的含有不确定信号的电路的优化方法，其特征在于，在遍历过程中先为所述电路的每一个门创建输出不为不确定信号的搜索空间，再对所述电路进行优化；将搜索空间通过与门或非门与对应的优化后的电路的输入端口连接，形成优化后的电路与其搜索空间的组合逻辑电路。5.如权利要求4所述的含有不确定信号的电路的优化方法，其特征在于，在遍历过程中为优化后的电路中每一个门创建输出不为不确定信号的搜索空间具体包括：将当前遍历到的门的输出不为不确定信号的表达式添加到搜索空间；根据当前遍历到的门是与门还是非门，推导得到使当前遍历到的门的输出不为不确定信号的输入端口的组合表达式，并将搜索空间中当前遍历到的门的输出不为不确定信号的表达式更新为推导得到的组合表达式。6.如权利要求5所述的含有不确定信号的电路的优化方法，其特征在于，当当前...

【专利技术属性】
技术研发人员：李鹏飞，苏宇，白耿，
申请(专利权)人：国微集团深圳有限公司，
类型：发明
国别省市：