一种半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，该制造方法包括：提供一基底；在基底表面淀积介质层；在介质层表面淀积牺牲层；在介质层及牺牲层中形成孔图案，孔图案包含至少一个孔，每个孔的孔径由上至下逐渐减小；在孔图案中形成牺牲塞；向下刻蚀设定深度的介质层；去除牺牲塞。通过先在介质层及牺牲层中形成上端孔径大、下端孔径小的孔图案，在孔图案中形成牺牲塞；再向下刻蚀设定深度的介质层，去除牺牲塞，能够在保留的介质层上形成孔径较小的孔图案，便于加工出细微孔径的孔图案。可以使先加工出的孔图案的孔径较大，降低加工难度；先在孔图案中填充形成牺牲塞，再去除部分介质层，防止去除部分深度的介质层时，对孔图案中的孔壁造成损伤。成损伤。成损伤。

【技术实现步骤摘要】
一种半导体器件的制造方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体器件的制造方法。

技术介绍

[0002]随着诸如DRAM(Dynamic Random Access Memory，动态随机存取存储器)等存储器的集成化及体积缩小化，存储器内部的电路结构的密度也逐渐增加，导致形成电路结构的导电结构的线宽、以及互连不同层导电接触的接触塞的尺寸逐渐缩小。在加工接触塞时，需要先加工出接触孔，再通过填充方式形成接触塞。由于接触塞的尺寸减小，也就需要加工出的接触孔的孔径减小。在加工细微孔径的接触孔时，现有技术主要通过精度更高、成本也更高的EUV(Extreme Ultraviolet，极紫外光刻)设备来完成，由于EUV设备成本非常高，从而增加了加工成本。

技术实现思路

[0003]本专利技术提供了一种半导体器件的制造方法，以便于加工出细微孔径的孔图案，降低加工难度，减小加工成本。
[0004]本专利技术提供了一种半导体器件的制造方法，该制造方法包括：提供一基底；在基底表面淀积介质层；在介质层中形成孔图案，其中，孔图案包含至少一个孔，每个孔的孔径由上至下逐渐减小；在孔图案中形成牺牲塞；从上向下刻蚀设定深度的介质层；去除牺牲塞。
[0005]在上述的方案中，通过先在介质层中形成上端孔径大、下端孔径小的孔图案，之后在孔图案中形成牺牲塞；再向下刻蚀设定深度的介质层，之后去除牺牲塞，从而能够在保留的介质层上形成孔径较小的孔图案，以便于加工出细微孔径的孔图案。与现有技术中，直接通过控制加工精度方式加工出细微孔径的方式相比，本申请的方式先在介质层中加工出深度较深的孔，由于孔的深度较深，且孔径由上至下逐渐减小，从而在此步骤中加工出的孔图案的孔径较大，降低加工难度；再从上向下去除部分介质层，同样由于孔径由上至下逐渐减小，使保留的介质层上的孔图案的孔径较小，从而实现对细微孔径的孔图案的加工，降低加工难度，减小加工成本。且还通过先在孔图案中填充形成牺牲塞，再去除部分介质层，从而防止去除部分深度的介质层时，对孔图案中的孔壁造成损伤。
[0006]在一个具体的实施方式中，在基底表面淀积介质层包括：在基底表面淀积第一介质层；在第一介质层表面淀积第二介质层。在介质层中形成孔图案包括：在第一介质层及第二介质层中形成孔图案。向下刻蚀设定深度的介质层包括：向下刻蚀第一介质层，且第一介质层的厚度与设定深度大小相等，以去除第一介质层。通过分先后两次淀积第一介质层和第二介质层的方式，形成介质层，从而在后续去除设定深度的介质层时，可以只去除第一介质层，保留第二介质层，以便于控制向下刻蚀的深度。
[0007]在一个具体的实施方式中，介质层及牺牲塞的材料为旋涂式硬掩模、无定形碳、氧化物、氮化硅、多晶体、金属中的一种或几种组成的混合材料。
[0008]在一个具体的实施方式中，介质层的材料与牺牲塞的材料不相同，以便于选择不
同刻蚀选择比的刻蚀剂去除部分深度的介质层。
[0009]在一个具体的实施方式中，向下刻蚀设定深度的介质层还包括：采用干法刻蚀方式向下刻蚀设定深度的层，且刻蚀介质层与刻蚀牺牲塞的刻蚀选择比大于1，以便于在去除设定深度的介质层时，防止牺牲塞的刻蚀速率过快，而对孔图案中的孔壁造成损伤。
[0010]在一个具体的实施方式中，每个孔的纵剖面形状为倒梯形，使孔径由上至下呈直线方式减小，以便于控制最后形成在介质层表面的孔径大小。
[0011]在一个具体的实施方式中，该倒梯形为等腰倒梯形，使形成在介质层上的孔呈中心对称。
[0012]在一个具体的实施方式中，每个孔均贯穿介质层后与基底连通，以便于在孔图案中形成诸如接触塞的导电结构。
[0013]在一个具体的实施方式中，孔图案为接触孔图案，以便于制造出细微孔径的接触孔。
[0014]在一个具体的实施方式中，在孔图案中形成牺牲塞包括：在孔图案中填充牺牲塞材料，并在介质层表面形成牺牲塞材料层；去除位于孔图案外的牺牲塞材料层，以在孔图案中形成牺牲塞，便于在孔图案中填充形成牺牲塞。
附图说明
[0015]图1a为本专利技术实施例提供的一种半导体器件的制造方法的其中一步的结构剖视图；
[0016]图1b为图1a提供的结构的俯视图；
[0017]图2为本专利技术实施例提供的孔图案中的一个孔的结构剖视图；
[0018]图3为本专利技术实施例提供的一种半导体器件的制造方法的另一步的结构剖视图；
[0019]图4为本专利技术实施例提供的一种半导体器件的制造方法的另一步的结构剖视图；
[0020]图5为本专利技术实施例提供的一种半导体器件的制造方法的另一步的结构剖视图；
[0021]图6a为本专利技术实施例提供的一种半导体器件的制造方法制造出的半导体器件的结构剖视图；
[0022]图6b为图6a提供的结构的俯视图；
[0023]图7a为本专利技术实施例提供的另一种半导体器件的制造方法的其中一步的结构示意图；
[0024]图7b为图7a提供的结构的俯视图；
[0025]图8为本专利技术实施例提供的另一种半导体器件的制造方法的另一步的结构示意图；
[0026]图9为本专利技术实施例提供的另一种半导体器件的制造方法的另一步的结构示意图；
[0027]图10为本专利技术实施例提供的另一种半导体器件的制造方法的另一步的结构示意图；
[0028]图11a为本专利技术实施例提供的另一种半导体器件的制造方法制造出的半导体器件的结构剖视图；
[0029]图11b为图11a提供的结构的俯视图。
[0030]附图标记：
[0031]10
‑
基底 20
‑
介质层 21
‑
第一介质层 22
‑
第二介质层
[0032]30
‑
孔 40
‑
牺牲塞 41
‑
牺牲塞材料层
具体实施方式
[0033]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0034]为了方便理解本专利技术实施例提供的半导体器件的制造方法，下面首先说明一下本专利技术实施例提供的制造方法的应用场景，该制造方法用于制造具有孔图案的半导体器件。下面结合附图对该制造方法进行详细的叙述。
[0035]参考图1a，本专利技术实施例的半导体器件的制造方法包括提供一个基底10。该基底10可以是包括单一半导体材料的结构，如单晶硅基底、多晶硅基底等。该基底10也可以是已经形成有部分半导体结构的叠层结构。
[0036]接下来，继续参考图1a，在基底10表面淀积介质层20。该介质层20作为隔离互连线、金属线等导电结构的层结构，可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供一基底；在所述基底表面淀积介质层；在所述介质层中形成孔图案，其中，所述孔图案包含至少一个孔；每个孔的孔径由上至下逐渐减小；在所述孔图案中形成牺牲塞；从上向下刻蚀设定深度的所述介质层；去除所述牺牲塞。2.如权利要求1所述的制造方法，其特征在于，所述在所述基底表面淀积介质层包括：在所述基底表面淀积第一介质层；在所述第一介质层表面淀积第二介质层；所述在所述介质层中形成孔图案包括：在所述第一介质层及第二介质层中形成所述孔图案；所述向下刻蚀设定深度的所述介质层包括：向下刻蚀所述第一介质层，且所述第一介质层的厚度与所述设定深度大小相等，以去除所述第一介质层。3.如权利要求1所述的制造方法，其特征在于，所述介质层及牺牲塞的材料为旋涂式硬掩模、无定形碳、氧化物、氮化硅、多晶体、金属中的一种或几种组成的混合材料。4.如权利要求3所述的制造方...

【专利技术属性】
技术研发人员：金泰源，贺晓彬，杨涛，丁明正，刘强，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：