数据格式转换器制造技术

利用一个储存器和一个通用移位寄存器，达到了字位交错数据向字节交错数据的转换．每个字位交错的时间片都划分为三段，每段都配置了相应的定时信号．在第一个定时信号期间，和一个输出通道相对应的存储器单元的内容装入通用移位寄存器．在第二个定时信号期间，属于该时间片的输入字位串行地进入寄存器；在第三个信号期间，寄存器的内容又返回到它原先在存储器的单元中．一帧字位交错数据被接受到寄存器之后，存贮器就含有相应的一帧字节交错数据．（*该技术在2005年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术通常涉及数据处理电路，更具体地说，涉及到字位交错数据流转变为字节交错数据流的电路和方法。现令的开关电路系统都利用脉冲代码调制技术和分时多路转换技术。因此，包括声音信号在内的待处理的信息都由数字数据信号所组成，这些信号通常要么是字位交错式的，要么是字节交错式的。在字位交错数据格式中，一帧数据包含n个子帧，每个子帧具有x个字位;而在字节交错数据格式中，一帧数据包含×个子帧，每个子帧有n个字位。在北美，数字数据的标准传输系统采用字节交错格式。从而，一个内部采用字位交错数据格式的开关系统就需要一个接口电路来连接外部传输设备，将字位交错数据转换成字节交错数据。因为来自系统的各个不同通道的字位相交错，因此从字位到字节的转换并不是一个直接了当的过程，尽管这个转换可以利用一个含有存储器和串一并行移位寄存器的电路来完成。在这样的电路中，存储器沿一个方向从输入的数据流串行装入数据，又沿另一个方向串行读出到寄存器，寄存器把数据转换成字节。例如，将一个字位交错的串行数据流以列的方式读入存储器，直到存满一帧数据为止。然后，存储器串行读出数据，每次一行地送入串一并行移位寄存器中，寄存器在其输出端提供字节交错数据。不幸的是，这种方法的速度低于某些应用中的要求。因此，本专利技术的目的是提供一种手段进行数据的字位一字节转换，且其速度要比以前已知的方法快。根据本专利技术，设置了一种电路并提供了一种方法，以将字位交错数据转换为字节交错数据，其中字位交错数据的格式是每帧数据含有n个子帧，每个子帧含有x个字位，从而每帧由nx个时间片组成;而字节交错数据的格式是每帧数据含有x个通道，每个通道含有几个字位。电路含有一个存储器，它至少具有由x个单元组成的一页，每个单元至少有n位，一个移位寄存器，它适于接受和输出并行和串行数据，并串行地转换其中的内容;还有在每个时间片内产生相继的第一、第二、第三定时信号的部分。存储器响应存储地址信号和首次出现的一个定时信号，向移位寄存器读入对应于地址信号的存储器单元的内容和对应于一个预定输出通道的单元。在第一个定时信号所在的同一时间片内，移位寄存器响应第二个定时信号，使得自输入的字位交错数据流的数据位串行移位。在第一和第二个定时信号所在的同一时间片内，存储器又响应第三个定时信号，使移位寄存器的内容又写回其原先的单元。nx个时间片的时间间隔过后，由x个存储器单元组成的一页中就含有一帧字节交格式数据。本专利技术提供了一类电路和一种方法，利用它们，可把输入的字位交错数据每次一位地转换为字节交错数据。一帧字位交错数据被接收到该电路中之后，在存储器中就可得到一帧字节交错数据。现在参照附图举例说明本专利技术的一个实施方案。图1A是字位交错数据的图形表示。图1B是字节交错数据的图形表示;图2是按本专利技术做出转换器电路的逻辑框图;图3是由图2的部分电路产生的定时信号图。图1A表示了字位交错数据，其中一帧数据含有8个子帧，每个子帧含有三十二个字位。可能会注意到，每个子帧都由各个通道的具有相同编号的位组成。例如，子帧0由32个通道的第0位组成，子帧7包含32个通道的第7位。当然应该牢记，尽管图1A和图1B表示的是一个8位脉冲代码调制、32通道的格式，另外的格式也是完全可行的。图2是一个转换器电路的逻辑框图，该电路适用于将图1A中所示的那种字位交错数据转换成图1B中所示的那种字节交错数据。图2还表示出了一个定时电路10，它响应一个时钟或时间片信号，在每个时间片内产生三个相继的定时信号，如图3所示。一个时间片定义为一个字位的时间间隔或持续时间。这类定时电路的设计完全不超出任何合格的电路设计师的能力，故未详细画出。另外，第一、第二、第三个信号的相对定时间隔可能和图3中所示的有区别，因为它们的精确的时间间隔依赖于电路中其他部分元件的选择。该电路包含存储器11，此存储器具有页0和页1，每一页具有32个单元，每个单元具有8个位。这样，每页都能存储一帧数据，每个单元都能存储一个字节的数据。存储器单元由地址总线12上的存储器地址信号选择，数据分别在第一和第三定时信号的控制下经数据总线13从存储器11中读出和读入。通用移位寄存器14具有并行的输入端和输出端，它们联接到数据总线13上，还有一个串行输入SR1通过引出线15接到字位交错数据源上。寄存器14的写入(LD)、串行移位(SH)和输出(OT)功能由第一、第二和第三定时信号或其派生信号控制之。数据总线13还连接到一个协议格式转换器16上，此转换器接受包含32通道8字位的脉冲编码调制(PCM)和通用的通道信号，以转换成标准T1或DS1格式(24通道，嵌入信号)。这类电路通常使用单片处理和其他速度甚高的电路系统。因此，协议格式转换器16的输出信号就和传统的数字传输设备兼容。使字节交错数据适用于协议格式转换器16，是本专利技术的电路的功能。图2中还表示出了计数器17和触发器18。计数器17整定在输入数据帧的边界上，并在计数达到256个时间片时发出时钟信号。在这个数值上，触发器18触发，存储器的页发生转换，从而出现新的一页供填充字节交错数据，而早先填好的一页可适用于协议格式转换器。地址总线12在字位交错数据源和字节交错目标(16)之间是多路定时的。在第一和第三信号时间内，字位交错源控制地址总线12，而在第二个信号时间内，字节交错目标控制地址总线12。因此，在第二个信号时间内，协议格式转换器16可在必要时读取存储器的空闲页。控制转换器16访问存储器的必要控制信号可以方便地从触发器18的输出信号取得，就功能而言，这和来自转换器16的存储器读命令相迭加。图2的电路用现有的电路系统即可完全实现。例如，存储器11可以是一个高速二极RAM(随机存取存储器)，比如说序列号29212D。类似地，寄存器14可以是一个通用移位寄存器，其序列号为745299，而计数器17和触发器18可以从现有的元件中很灵活地选择。电路的运行对于任何一帧数据，存储器地址序列都应是恒定不变的。假定序列是从通道0到通道31，且一帧新的输入数据正在开始启用。此时，存储器原先的空闲页已转换到激活状态。空闲页一词表示存储器中未被激活和用于转换过程的那一页，从而空闲页可能包含早先的一帧数据。在一帧输入数据的第一个时间片内一一Ch-O，Bit-O一一第一个定时信号使对应于通道0的存储器地址单元的内容并行地写入寄存器14。然后，第二个定时信号使出现在引线SR1上的交错数据位侧向移动一个位置而进入寄存器14。第三个定时信号使寄存器14中的数据字节再写入通道0地址处的存储器。然后对后面的31个时间片也施以同样的方法，经此过程之后，存储器页中的每个单元里都含有取自子帧0的相应位(bito)。同样，完成256(8×32)个循环或时间片之后，存储器页就含有一帧字节格式数据。下面的例子将进一步说明电路的工作原理。假定一帧字位交错数据的子帧0到7的第一位构成字10110111，而用来进行转换的存储器页上全部是0。在第一个时间过后，对应于通道0的存储器单元含有字节00000001，而在129(128+1)个时间片之后，它含有00001011，而在225个时间片终结时，它含有字节10110111。256个时间片之后，存储器的页就含有一帧x个字节的数据。在第二个定时信号期间，协议转换器本文档来自技高网...

【技术保护点】
一类把字位交错格式数据转换为字节交错格式数据的电路：其中一帧字位交错数据ｎ个子帧，每帧含有ｘ位，而每帧数据由ｎｘ个时间片组成；一帧字节交错数据有ｘ个通道，每个通道含有ｎ位。这类电路含有：存储器（１１），它至少有一个由ｘ个单元组成的页，每个单元至少有ｎ位；装置（１０），它在每个时间片内产生相继的第一、第二、第三定时信号；一个移位寄存器（１４），它适用于接收和输出并行和串行数据并串行地移动其内容；部件（１５）用来连接前述的字位交错数据源。存储器（１１）响应存储器地址信号和首次出现的一个定时信号，以向移位寄存器（１４）并行地输出和地址信号相对应的单元中的内容，以及对应于一个预定通道的单元，移位寄存器（１４）还响应第一个定时信号以接收存储器单元的内容；响应第一个定时信号所在的同一个时间片内的第二个定时信号以串行移动自连接部件（１５）得来的数据位；还响应第二定时信号所在的同一时间片内的第三定时信号以向存储器（１１）输出其内容。存储器（１１）响应上述第三定时信号，从而将移位寄存器（１４）的内容写回前述的地址单元。通过这种方式，在ｎｘ个时间片之后，存储器的ｘ个单元组成的一页就含有一帧字节格式数据。

【技术特征摘要】
1.一类把字位交错格式数据转换为字节交错格式数据的电路其中一帧字位交错数据n个子帧，每帧含有x位，而每帧数据由nx个时间片组成；一帧字节交错数据有x个通道，每个通道含有n位。这类电路含有存储器(11)，它至少有一个由x个单元组成的页，每个单元至少有n位；装置(10)，它在每个时间片内产生相继的第一、第二、第三定时信号；一个移位寄存器(14)，它适用于接收和输出并行和串行数据并串行地移动其内容；部件(15)用来连接前述的字位交错数据源。存储器(11)响应存储器地址信号和首次出现的一个定时信号，以向移位寄存器(14)并行地输出和地址信号相对应的单元中的内容，以及对应于一个预定通道的单元，移位寄存器(14)还响应第一个定时信号以接收存储器单元的内容；响应第一个定时信号所在的同一个时间片内的第二个定时信号以串行移动自连接部件(15)得来的数据位；还响应第二定时信号所在的同一时间片内的第三定时信号以向存储器(11)输出其内容。存储器(11)响应上述第三定时信号，从而将移位寄存器(14)的内容写回前述的地址单元。通过这种方式，在nx个时间片之后，存储器的x个单元组成的一页就含有一帧字节格式数据。2.如权项1中所定义的电路，其中的存储器(11)至少含有各由x个单元组成的两个页，每个单元至少有n位，还含有部件(17、18)以标记输入的每帧字位交错数据的边界，并每隔nx个时间片交替使用存储器(11)的页，从而使存储器的空闲页得以读出。3.如权项2中所定义的电路，其中标记部件含有一个适于计数的计数器，至少能计nx个时间片，...

【专利技术属性】
技术研发人员：赫伯特劳伦斯施泰曼，
申请(专利权)人：北方电讯网络有限公司，
类型：发明
国别省市：CA[加拿大]