宽带码分多址系统下行信道编码打孔压缩装置和实现方法制造方法及图纸

本发明专利技术是宽带码多分址系统下行信道编码打孔压缩装置和实现方法，其中装置包括差值实现电路、Ｚ公式分子系数和分母电路、Ｐ比特计算电路和Ｐ比特求和电路。差值实现电路计算最大ＴＴＩ内所有无线帧的差值；Ｚ公式分子系数和分母电路计算Ｚ公式分子系数和分母并输出到Ｐ比特计算电路；Ｐ比特计算电路计算每个传输信道当前传输时间间隔内的Ｐ比特个数，并将Ｐ比特个数存在存储器中；Ｐ比特求和电路用于根据当前连接帧帧号、传输信道的传输时间间隔以及链路的最大传输时间间隔之间的关系，确定传输信道的当前传输时间间隔在最大传输时间间隔内所对应的位置，并完成传输信道的当前传输时间间隔内所有无线帧的Ｐ比特累加求和。

【技术实现步骤摘要】

本专利技术属于通讯网络编解码
，尤其是一种宽带码多分址(WCDMA)系统下行信道编码打孔压缩装置和实现方法，用逻辑电路实现了压缩模式下一些关键参数的计算，便于下行编码处理二进制编码(ASIC)，而且占用逻辑资源少，降了芯片的规模。
技术介绍
在宽带码多分址(WCDMA)系统中，下行信道需要进行信道编码处理，25.212协议描述了该处理过程。下行信道编码需要进行循环冗于校验码(CRC)添加、码块分割、卷积(Turbo)编码、速率匹配、第一次间断传输(DTX)插入、无线帧分割、帧间交织、传输信道复接、第二次DTX插入、帧内交织和物理信道映射等处理环节。下行系统为了支持硬切换等需要的测量过程，需要采用压缩模式，在1个无线帧内空出一些时隙不进行数据发送。下行支持的压缩模式包括打孔压缩、SF减半压缩和高层配置压缩。对于扩频因子(SF)减半和高层配置压缩，对下行212编码过程影响不大，基本不用引入额外的运算量。然而，打孔压缩会影响212处理过程的许多环节在进行第一次交织时需要为每个传输信道的每个无线帧预留引打孔压缩引起的压缩比特个数；在速率匹配时要考虑每个传输信道因压缩时隙引入的传输承载能力的差值。在25.212协议中，打孔压缩模式的Npi，maxn和Npi，maxTTI，m的计算方法如下为压缩模式创建间隙和当时隙格式改变后，压缩模式比正常模式所包含的数据比特数少时，为应付被压缩帧所提供的数据比特数减少的情况，需在传输信道(TrCH)i上清除的比特数记为Npni，max，在传输时间间隔(TTI)的每一个无线帧n中都将为TrCHi的传输格式组合计算该值。传输时间间隔中每一个无线帧n的Npi，maxn的计算如下当i从1到I时，使用Z公式计算中间变量Zi，计算中用(NTGL+(Ndata，*-N’data，*))代替Ndata，j，则Npi,maxn=(Zi-Zi-1)]]>i从1到I相应于传输时间间隔中TrCH i的压缩模式中间隙的总比特数Npi，maxTTI，m的计算如下Npi,maxTTI,m=Σn=m×Fin=(m+1)×Fi-1Npi,maxn]]>Z公式为Z0，j＝0 for all i＝1..IΔNi，j＝Zi，j-Zi-l，j-Ni，jfor all i＝1..I然而，目前压缩模式的参数计算通常用软件来实现。由于压缩模式的参数计算的运算量比较大，会占用较多的CPU负荷，在下行容量较大时，软件处理无法满足参数计算要求。
技术实现思路
为克服现有技术的不足，本专利技术的目的在于提供一种，通过逻辑电路实现打孔压缩模式下的参数计算，以减轻软件的运算负荷。本专利技术的另一个目的在于提供一种宽带码多分址系统中下级行信道编码打孔压缩装置和实现方法，减少逻辑电路资源的消耗，减小芯片规模。为完成上述专利技术目的，本专利技术采取的总体技术方案为宽带码分多址系统下行信道编码打孔压缩装置，至少包括以下组成部分差值实现电路，它连接Z公式分子系数和分母电路，用于根据输入的压缩时隙格式和压缩沟的时隙个数确定最大传输时间间隔(TTI)内所有无线帧的差值；Z公式分子系数和分母电路，该电路输入端连接差值实现电路，输出端连接P比特计算实现电路，用于通过对每个传输信道无线帧差值参数的相乘累加运算确定Z公式的分子系数和分母；P比特计算电路，其输入端输入Z公式分子系数和分母电路输出的Z公式分子系数和分母以及无线帧的差值与分子系数相乘所得的分子，其输出端连接P比特求和电路，用于计算每个传输信道当前传输时间间隔内的P比特；P比特求和电路，用于根据当前连接帧帧号、传输信道的传输时间间隔以及链路的最大传输时间间隔之间的关系，确定传输信道的当前传输时间间隔在最大传输时间间隔内所对应的位置，并完成传输信道的当前传输时间间隔内所有无线帧的P比特累加求和。所述差值计算电路包括一加法器和存储于存储器中的差值表和一多码移位相加电路，用于计算无线帧的差值。所述差值计算电路还包括一个模为8的帧计数器。所述多码移位相加电路为一移位寄存器，移位寄存器根据多码个数对输入的单码道物理信道承载数据量的差值进行移位相加，输出端输出最大传输时间间隔内每个无线帧的差值。所述Z公式分子系数和分母电路包括一左移除法器、一乘法器、一加法器、一累加寄存器和一锁存器，左移除法器输入端输入传输信道的传输时间间隔类型和传输信道的传输格式集合中速率匹配前一个传输时间间隔内的最大比特数，其输出端连接乘法器一个输入端，乘法器另一个输入端输入传输信道速率匹配因子，乘法器输出端连接加法器，进行乘积求和，加法器连接累加寄存器，累加寄存器与锁存器相连，锁存器输出Z公式的分母和分子系数。所述Z公式分子系数和分母电路还包括一个传输信道计数器。所述左移除法器根据传输信道的传输时间间隔类型和所有传输信道的传输时间间隔最大值对进行左移，用于将非整数运算转换为整数参数运算。所述P比特计算电路包括一乘法器，一除法器，一减法器和存储器，乘法器输入Z公式分子系数和分母电路输出的Z公式分子系数和分母和无线帧差值与分子系数相乘所得的分子，除法器将乘法器输出的分子与Z公式分子系数和分母相除，并通过减法器与存储器连接，存储器写入计算完后的每个P比特。所述P比特计算电路还包括传输信道计数器和无线帧计数器，传输信道计数器控制每个无线帧内所有传输信道P比特的计算，无线帧计数器控制传输时间间隔内所有无线帧的计算。所述存储器写入计算完后的每个P比特的地址为无线帧计数器值×8+传输信道计数器值。所述P比特求和电路包括至少三个加法器，一累加寄存器和一锁存器，第一个加法器对输入的起始帧和帧计数值求和，第二个加法器再加传输信道个数计数器左移3位后的值，得到读取P比特存储器的地址，第三个加法器把从存储器读取的P比特个数和累加寄存器进行相加，完成1个传输时间间隔内P比特的累加。一种宽带码分多址系统下行信道编码打孔压缩的方法，包括以下步骤步骤1、差值实现电路计算最大传输时间间隔内所有的无线帧的差值；步骤2、Z公式分子系数和分母电路计算Z公式分子系数和分母，并将结果输出到P比特计算电路；步骤3、P比特计算电路输入Z公式分母以及无线帧的差值与分子系数相乘所得的分子，计算每个传输信道当前传输时间间隔内的P比特个数，并将计算得到的P比特个数存放在存储器中；步骤4、P比特求和电路根据当前连接帧帧号(CFN)下的传输时间间隔处于最大传输时间间隔内的第几个传输时间间隔确定起始帧位置，读出P比特计算电路存储器中存储的P比特个数，顺序完成传输时间间隔(TTI)内的P比特累加求和。所述步骤1进一步包括以下步骤步骤11、计数器控制选择最大传输时间间隔(TTI)内每个无线帧的参数；步骤12、差值计算电路根据压缩时隙个数、时隙格式和多码个数计算无线帧的差值；步骤13、将差值送入锁存器中锁存。所述步骤12具体包括步骤121、压缩时隙格式和压缩沟时隙个数送到差值计算电路的加法电路；步骤122、用压缩时隙个数作为地址的低比特位，时隙格式作为地址的高比特，对差值计算表进行查询，查出单码道物理信道承载数据量的差值；步骤123、将查询出的单码道物理信道承载数据量的差值送到多码移位相加电路；步骤124、多码移位相加电路的移位寄存器根本文档来自技高网...

【技术保护点】
宽带码分多址系统下行信道编码打孔压缩装置，其特征在于，该装置至少包括以下组成部分：差值实现电路，它连接Ｚ公式分子系数和分母电路，用于根据输入的压缩时隙格式和压缩沟的时隙个数确定最大传输时间间隔内所有无线帧的差值；Ｚ公式分子系数和分母电路，该电路输入端连接差值实现电路，输出端连接Ｐ比特计算实现电路，用于通过对每个传输信道无线帧差值参数的相乘累加运算确定Ｚ公式的分子系数和分母；Ｐ比特计算电路，其输入端输入Ｚ公式分子系数和分母电路输出的Ｚ公式分子系数和分母以及无线帧的差值与分子系数相乘所得的分子，其输出端连接Ｐ比特求和电路，用于计算每个传输信道当前传输时间间隔内的Ｐ比特；Ｐ比特求和电路，用于根据当前连接整整号、传输信道的传输时间间隔以及链路的最大传输时间间隔之间的关系，确定传输信道的当前传输时间间隔在最大传输时间间隔内所对应的位置，并完成传输信道的当前传输时间间隔内所有无线帧的Ｐ比特累加求和。

【技术特征摘要】

【专利技术属性】
技术研发人员：张家佶，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]