一种轻小型商业卫星SAR载荷主控计算机制造技术

本发明专利技术涉及一种轻小型商业卫星SAR载荷主控计算机，包括：第一中央处理器CPU及其外围电路，接收来自卫星平台计算机的任务控制指令，完成成像任务、成像数据处理任务、数据转储任务、数据上注任务处理，并将SAR的工作状态通过遥测数据由卫星平台计算机转发至地面站；第二中央处理器CPU及其外围电路，和第一中央处理器CPU及其外围电路构成冷备份电路；FPGA控制器及其外围电路，完成系统时序产生、波束控制和系统对时。本发明专利技术选用器件为宇航级别器件中高性能器件，且国产化率高，可获得性强，既可用于SAR载荷控制装置又可应用于SAR载荷数据处理装置；本发明专利技术有OC、LVDS、CAN、RS422、以太网等接口，接口丰富，可模块化用于商业卫星SAR载荷。荷。荷。

【技术实现步骤摘要】
一种轻小型商业卫星SAR载荷主控计算机


[0001]本专利技术涉及主控计算机
，尤其是一种轻小型商业卫星SAR载荷主控计算机。

技术介绍

[0002]主控计算机为商用卫星SAR载荷舱内中央电子的关键设备。由主控处理和主控控制两部分组成。主要功能为：1)通过CAN总线与星务计算机通信，接收卫星星务计算机注入的任务参数、间接遥控指令和卫星辅助数据，根据任务参数根据任务参数进行任务管理，获取并计算各项工作参数，根据波位信号，逐个将波位参数转换形成采集控制参数、波形控制参数和回波打包参数；2)进行波控码计算，通过串行总线与SAR天线阵面上的阵面波控通信，向阵面波控发送波控码和收发时序，并采集阵面波控送来的监测状态；3)根据遥控指令完成舱内中央电子设备各分机的主、备加断电控制，并通过定时和控制总线对各模块进行控制，完成雷达成像和雷达定标的模式控制和参数设置；4)汇集中央电子设备各模块工作状态作为雷达的遥测数据送卫星星务计算机；5)存储地面上注的更新程序和成像指令，按要求进行替换和更新，并按新的程序和成像指令执行操作；6)通过同步422接口接收来自卫星平台的软件包，地面上注的更新软件包经卫星平台发给主控计算机后，主控计算机负责分发和执行；7)通过RS422接口接收来自平台的秒脉冲信号，实现全机的系统校时；8)能够接收和发送同步时序信号，以实现多星时间同步功能。
[0003]根据主控计算机功能、性能需求，主控计算机采用CPU（冷备份）+FPGA的架构。考虑成本、国产化等因素，主处理器选用航天772所的BM3823AMCCRH芯片（宇航三温等级），FPGA选用航天772所的芯片（军品级）。
[0004]目前，星载SAR主控计算机CPU主要以单片机、SPARC V8架构的TSC695F芯片为主，这些CPU器件主频低，只能实现数据控制功能，难以满足星载SAR条带、聚束、扫描多种模式数据处理。另外，目前SAR主控计算机不可在轨更新程序和任务数据包，无法满足商业卫星在轨多任务编排、可灵活定制任务的需求。

技术实现思路

[0005]本专利技术的目的在于提供一种既可应用于SAR载荷控制装置又可应用于SAR载荷数据处理装置的轻小型商业卫星SAR载荷主控计算机。
[0006]为实现上述目的，本专利技术采用了以下技术方案：一种轻小型商业卫星SAR载荷主控计算机，包括：第一中央处理器CPU及其外围电路，接收来自卫星平台计算机的任务控制指令，完成成像任务、成像数据处理任务、数据转储任务、数据上注任务处理，并将SAR的工作状态通过遥测数据由卫星平台计算机转发至地面站；第二中央处理器CPU及其外围电路，和第一中央处理器CPU及其外围电路构成冷备份电路；
FPGA控制器及其外围电路，完成系统时序产生、波束控制和系统对时；所述FPGA控制器分别与第一中央处理器CPU、第二中央处理器CPU双向通讯。
[0007]所述第一中央处理器CPU、第二中央处理器CPU均采用BM3823AMCCRH芯片；所述FPGA控制器采用BQR5VSX95T芯片。
[0008]所述第一中央处理器CPU的外围电路包括DDR2存储器、FLASH存储器、EEPROM存储器、PROM存储器、SRAM存储器、LAN电路和RS232接口电路，所述第一中央处理器CPU分别与DDR2存储器、FLASH存储器、EEPROM存储器、PROM存储器、LAN电路、RS232接口电路双向通讯；所述第二中央处理器CPU的其外围电路与第一中央处理器CPU的外围电路相同。
[0009]所述FPGA控制器的外围电路包括OC驱动器、多个RS422收发器、多个A/D转换器、CAN收发器和LVDS收发器，所述FPGA控制器分别与OC驱动器、多个RS422收发器、多个A/D转换器、CAN收发器、LVDS收发器双向通讯。
[0010]所述DDR2存储器采用为3片MT47H64M16芯片，其中两片MT47H64M16芯片组成32位位宽的数据存储器，另外一片MT47H64M16芯片存放ECC数据；所述SRAM存储器的型号为B8CR512K32ARH，该型号为32位的数据存储器，其片选信号为ramsn0，SRAM地址空间为：0x20000000
ꢀ‑
0x201FFFFF；所述FLASH存储器采用两片JFM29LV64RH芯片，两片JFM29LV64RH芯片组成32位数据宽度的数据存储器。
[0011]所述CAN收发器采用CAN2.0B协议，CAN IP面向CAN总线协议三层结构的对象层和数据层，对象层用来实现CAN寄存器的配置及发送和接收消息，输出层用来实现数据传输的控制操作，包括同步、报文分帧、仲裁、应答、错误检测；所述RS422收发器包括RS422发送电路和RS422接收电路，所述RS422发送电路采用JSR26C31ABF芯片，所述RS422接收电路采用JSR26C32F
‑
S芯片；所述LVDS收发器包括LVDS发送器和LVDS接收器，所述LVDS发送器采用B54LVDS031RH型的3.3V CMOS四路LVDS差分发送器，所述LVDS接收器采用B54LVDS032RH型的3.3V CMOS四路LVDS差分接收器；所述OC驱动器采用BM2701AMQ芯片。
[0012]由上述技术方案可知，本专利技术的有益效果为：第一，由于本专利技术选用器件为宇航级别器件中高性能器件，且国产化率高，可获得性强，既可用于SAR载荷控制装置又可应用于SAR载荷数据处理装置；第二，本专利技术有OC、LVDS、CAN、RS422、以太网等接口，接口丰富，可模块化用于商业卫星SAR载荷；第三，本专利技术可在轨更新CPU和FPGA程序，能灵活定制和编排各种任务，极大提高商业卫星SAR载荷功能。
附图说明
[0013]图1是系统硬件框图。
[0014]图2是软件部署接口关系图。
[0015]图3是软件上注更新执行方案图。
具体实施方式
[0016]如图1所示，一种轻小型商业卫星SAR载荷主控计算机，包括：第一中央处理器CPU及其外围电路，接收来自卫星平台计算机的任务控制指令，完成成像任务、成像数据处理任务、数据转储任务、数据上注任务处理，并将SAR的工作状态通过遥测数据由卫星平台计算机转发至地面站；
第二中央处理器CPU及其外围电路，和第一中央处理器CPU及其外围电路构成冷备份电路；FPGA控制器及其外围电路，完成系统时序产生、波束控制和系统对时；所述FPGA控制器分别与第一中央处理器CPU、第二中央处理器CPU双向通讯。
[0017]所述第一中央处理器CPU、第二中央处理器CPU均采用BM3823AMCCRH芯片；所述FPGA控制器采用BQR5VSX95T芯片。
[0018]所述第一中央处理器CPU的外围电路包括DDR2存储器、FLASH存储器、EEPROM存储器、PROM存储器、SRAM存储器、LAN电路和RS232接口电路，所述第一中央处理器CPU分别与DDR2存储器、FLASH存储器、EEPROM存储器、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种轻小型商业卫星SAR载荷主控计算机，其特征在于：包括：第一中央处理器CPU及其外围电路，接收来自卫星平台计算机的任务控制指令，完成成像任务、成像数据处理任务、数据转储任务、数据上注任务处理，并将SAR的工作状态通过遥测数据由卫星平台计算机转发至地面站；第二中央处理器CPU及其外围电路，和第一中央处理器CPU及其外围电路构成冷备份电路；FPGA控制器及其外围电路，完成系统时序产生、波束控制和系统对时；所述FPGA控制器分别与第一中央处理器CPU、第二中央处理器CPU双向通讯。2.根据权利要求1所述的轻小型商业卫星SAR载荷主控计算机，其特征在于：所述第一中央处理器CPU、第二中央处理器CPU均采用BM3823AMCCRH芯片；所述FPGA控制器采用BQR5VSX95T芯片。3.根据权利要求1所述的轻小型商业卫星SAR载荷主控计算机，其特征在于：所述第一中央处理器CPU的外围电路包括DDR2存储器、FLASH存储器、EEPROM存储器、PROM存储器、SRAM存储器、LAN电路和RS232接口电路，所述第一中央处理器CPU分别与DDR2存储器、FLASH存储器、EEPROM存储器、PROM存储器、LAN电路、RS232接口电路双向通讯；所述第二中央处理器CPU的其外围电路与第一中央处理器CPU的外围电路相同。4.根据权利要求1所述的轻小型商业卫星SAR载荷主控计算机，其特征在于：所述FPGA控制器的外围电路包括OC驱动器、多个RS422收发器、多个A/D转换器、CAN收发器和LVDS收发器，所述FPGA控制器分别与OC驱动器、多个RS422收发器、多个A/D转...

【专利技术属性】
技术研发人员：宣浩，乔兴旺，钱小东，盛磊，曾巧，胥霜霞，韩晋，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：