一种地基干涉雷达系统的时钟相位固定方法及系统技术方案

本发明专利技术提供一种地基干涉雷达系统的时钟相位固定方法及系统，所述方法包括：将地基干涉雷达系统的数模转换器时钟DACCLK芯片内部分频产生的数据输出时钟DCO，相对模数转换器时钟ADCCLK芯片的数据输出时钟相位固定；所述DACCLK和所述ADCCLK同源且相位对齐，所述ADCCLK芯片的数据输出时钟和所述ADCCLK相位固定；将所述DCO通过区域时钟缓冲器BUFR分频产生的DAC数据生成时钟DDS_CLK与所述DCO相位固定；分别将DAC芯片内部时钟DACINT与输入时钟DCI和所述DCO时钟相位固定；将地基干涉雷达系统的重复频率脉冲PRF生成时钟PRF_CLK的上升沿，与所述DAC、ADC、DCO、DDS_CLK的上升沿对齐固定；基于相位固定后的DAC、ADC、DCO、DDS_CLK，对所述地基干涉雷达系统提供相参时间基准。本发明专利技术的方案能够提高雷达系统的形变检测精度。精度。精度。

【技术实现步骤摘要】
一种地基干涉雷达系统的时钟相位固定方法及系统


[0001]本专利技术涉及雷达
，具体涉及一种地基干涉雷达系统的时钟相位固定方法及系统。

技术介绍

[0002]地基干涉雷达系统应用线性调频连续波(FMCW)和微波干涉测量技术，能够获取目标区域雷达视线向一维距离域的形变信息。具有受云恶劣环境的影响较小、在时域和空域均具有较高采样率的特点，目前在桥梁等线形目标的形变监测中有很好的应用前景。
[0003]地基干涉雷达通过对不同时刻获取的两次雷达回波信号进行干涉计算，提取形变相位，进而计算形变量，所能检测到的物体形变量取决于两次采样时刻雷达接收端检测到的信号相位差。
[0004]在实际的雷达系统中，已知的发射信号相位是发射DAC产生的信号相位，测量的回波相位是接收ADC获得的信号相位。因此这两个相位的差不光有实际被测物体的形变带来的相位变化，还有信号发射电路和信号接收电路的传输相位。
[0005]如果信号发射电路和信号接收电路的传输相位是固定的，那么测量的发射和接收信号的相位差也就是被测物体的形变相位变化。但实际中，信号发射电路和信号接收电路的传输相位并非是固定不变的，除温度等外界环境因素影响外，芯片内部时钟分频产生的相位模糊也会影响信号发射和接收的传输相位，使得在每次上电时发射和接收的传输相位会有随机的跳变，从而造成雷达的形变检测精度大大下降。

技术实现思路

[0006]本专利技术要解决的技术问题是提供一种地基干涉雷达系统的时钟相位固定方法及系统，以实现雷达系统中每次上电时信号发射和接收的传输相位一致性，提高雷达系统的形变检测精度。
[0007]为解决上述技术问题，本专利技术的技术方案如下：
[0008]本专利技术的实施例提供一种地基干涉雷达系统的时钟相位固定方法，包括：
[0009]将地基干涉雷达系统的数模转换器时钟DACCLK芯片内部分频产生的数据输出时钟DCO，相对模数转换器时钟ADCCLK芯片的数据输出时钟相位固定；所述DACCLK和所述ADCCLK同源且相位对齐，所述ADCCLK芯片的数据输出时钟和所述ADCCLK相位固定；
[0010]将所述DCO通过区域时钟缓冲器BUFR分频产生的DAC数据生成时钟DDS_CLK与所述DCO相位固定；
[0011]分别将DAC芯片内部时钟DACINT与输入时钟DCI和所述DCO时钟相位固定；
[0012]将地基干涉雷达系统的重复频率脉冲PRF生成时钟PRF_CLK的上升沿，与所述DAC、ADC、DCO、DDS_CLK的上升沿对齐固定；
[0013]基于相位固定后的DAC、ADC、DCO、DDS_CLK，对所述地基干涉雷达系统的收发链路提供相参时间基准。
[0014]可选的，将地基干涉雷达系统的数模转换器时钟DACCLK芯片内部分频产生的数据输出时钟DCO，相对模数转换器时钟ADCCLK芯片的数据输出时钟相位固定，包括：
[0015]获取所述DCO的采样时钟和与DCO同频的时钟ADC_CLK1的采样时钟的采样值；
[0016]所述同频时钟ADC_CLK1基于ADCCLK时钟产生，相位与其固定；
[0017]对所述DCO的采样时钟和所述ADC_CLK1的采样时钟的采样值，分别进行异或运算，得到至少一个运算结果；
[0018]对所述至少一个运算结果进行累加求和，得到目标统计值；
[0019]根据所述目标统计值和预设阈值，将所述DCO相对所述ADCCLK芯片的数据输出时钟相位固定。
[0020]可选的，获取所述DCO的采样时钟和与DCO同频的时钟ADC_CLK1的采样时钟的采样值，包括：
[0021]在N个相位比较时钟CLK0周期内，对所述DCO和ADC_CLK1的值分别进行采样，获得所述DCO时钟和所述ADC_CLK1时钟的采样值；所述N为一次时钟相位比较周期，所述目相位比较采样时钟CLK0和ADCCLK、DACCLK不同源且不相参。
[0022]可选的，根据所述目标统计值和预设阈值，将所述DCO相对所述ADCCLK芯片的数据输出时钟相位固定，包括：
[0023]若所述统计值小于或者等于所述预设阈值，将DCO相对所述ADCCLK芯片的数据输出时钟相位固定在第一相位值，否则，对所述DACCLK芯片进行复位，使所述DACCLK重新分频产生新的DCO，将所述新的DOC相对所述ADCCLK芯片的数据输出时钟相位固定在第一相位值，直至根据新的DCO得到的所述统计值小于或者等于所述预设阈值，停止对所述DACCLK芯片进行复位。
[0024]可选的，将所述DCO通过区域时钟缓冲器BUFR分频产生的DAC数据生成时钟DDS_CLK与所述DCO相位固定，包括：
[0025]获取所述DDS_CLK的采样时钟和与DDS_CLK同频的时钟ADC_CLK2的采样时钟的采样值；
[0026]所述同频时钟ADC_CLK2基于ADCCLK时钟产生，相位与其固定；对所述DDS_CLK的采样时钟和所述ADC_CLK2的采样时钟的采样值，分别进行异或运算，得到至少一个运算结果；
[0027]对所述至少一个运算结果进行累加求和，得到目标统计值；
[0028]根据所述目标统计值和预设阈值，将所述DDS_CLK相对所述芯片ADCCLK的数据输出时钟ADCCLK2相位固定。
[0029]可选的，获取所述DDS_CLK时钟和与DDS_CLK同频的时钟ADC_CLK2的采样值，包括：
[0030]在N个相位比较采样时钟CLK0周期内，对所述DDS_CLK和ADC_CLK2的值分别进行采样，获得所述DDS_CLK时钟和所述ADC_CLK2时钟的采样值；所述N为一次时钟相位比较周期，所述相位比较采样时钟CLK0和DDS_CLK、ADC_CLK2不同源且不相参。
[0031]可选的，根据所述目标统计值和预设阈值，将所述DDS_CLK相对所述芯片ADCCLK的数据输出时钟ADC_CLK2相位固定，包括：
[0032]若所述统计值小于或者等于所述预设阈值，将DDS_CLK相对所述ADC_CLK2芯片的数据输出时钟相位固定在第一相位值，否则，对所述BUFR进行复位，使所述BUFR重新分频产生新的DDS_CLK，将所述新的DDS_CLK相对所述ADC_CLK2芯片的数据输出时钟相位固定在第
一相位值，直至根据新的DDS_CLK得到的所述统计值小于或者等于所述预设阈值，停止对所述BUFR芯片进行复位。
[0033]可选的，将DAC芯片内部时钟DACINT与输入时钟DCI与所述DCO时钟相位固定，包括：
[0034]确定目标延时del_target；
[0035]获取所述DACCLK分频产生的DAC内部时钟DAC_INT与DAC的数据输入时钟DCI之间的延时出现概率最高的实际返回值del_actual；
[0036]根据所述del_actual和del_target，将所述DAC_INT与DAC的数据输入时钟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种地基干涉雷达系统的时钟相位固定方法，其特征在于，包括：将地基干涉雷达系统的数模转换器时钟DACCLK芯片内部分频产生的数据输出时钟DCO，相对模数转换器时钟ADCCLK芯片的数据输出时钟相位固定；所述DACCLK和所述ADCCLK同源且相位对齐，所述ADCCLK芯片的数据输出时钟和所述ADCCLK相位固定；将所述DCO通过区域时钟缓冲器BUFR分频产生的DAC数据生成时钟DDS_CLK与所述DCO相位固定；分别将DAC芯片内部时钟DACINT与输入时钟DCI和所述DCO时钟相位固定；将地基干涉雷达系统的重复频率脉冲PRF生成时钟PRF_CLK的上升沿，与所述DAC、ADC、DCO、DDS_CLK的上升沿对齐固定；基于相位固定后的DAC、ADC、DCO、DDS_CLK，对所述地基干涉雷达系统的收发链路提供相参时间基准。2.根据权利要求1所述的地基干涉雷达系统的时钟相位固定方法，其特征在于，将地基干涉雷达系统的数模转换器时钟DACCLK芯片内部分频产生的数据输出时钟DCO，相对模数转换器时钟ADCCLK芯片的数据输出时钟相位固定，包括：获取所述DCO的采样时钟和与DCO同频的时钟ADC_CLK1的采样时钟的采样值；所述同频时钟ADC_CLK1基于ADCCLK时钟产生，相位与其固定；对所述DCO的采样时钟和所述ADC_CLK1的采样时钟的采样值，分别进行异或运算，得到至少一个运算结果；对所述至少一个运算结果进行累加求和，得到目标统计值；根据所述目标统计值和预设阈值，将所述DCO相对所述ADCCLK芯片的数据输出时钟相位固定。3.根据权利要求2所述的地基干涉雷达系统的时钟相位固定方法，其特征在于，获取所述DCO的采样时钟和与DCO同频的时钟ADC_CLK1的采样时钟的采样值，包括：在N个相位比较采样时钟CLK0周期内，对所述DCO和ADC_CLK1的值分别进行采样，获得所述DCO时钟和所述ADC_CLK1时钟的采样值；所述N为一次时钟相位比较周期，所述相位比较采样时钟CLK0和ADCCLK、DACCLK不同源且不相参。4.根据权利要求2所述的地基干涉雷达系统的时钟相位固定方法，其特征在于，根据所述目标统计值和预设阈值，将所述DCO相对所述ADCCLK芯片的数据输出时钟相位固定，包括：若所述统计值小于或者等于所述预设阈值，将DCO相对所述ADCCLK芯片的数据输出时钟相位固定在第一相位值，否则，对所述DACCLK芯片进行复位，使所述DACCLK重新分频产生新的DCO，将所述新的DOC相对所述ADCCLK芯片的数据输出时钟相位固定在第一相位值，直至根据新的DCO得到的所述统计值小于或者等于所述预设阈值，停止对所述DACCLK芯片进行复位。5.根据权利要求1所述的地基干涉雷达系统的时钟相位固定方法，其特征在于，将所述DCO通过区域时钟缓冲器BUFR分频产生的DAC数据生成时钟DDS_CLK与所述DCO相位固定，包括：获取所述DDS_CLK的采样时钟和与DDS_CLK同频的时钟ADC_CLK2的采样时钟的采样值；所述同频时钟ADC_CLK2基于ADCCLK时钟产生，相位与其固定；
对所述DDS_CLK的采样时钟和所述ADC_CLK2的采样时钟的采样值，分别进行异或运算，得到至少一个运算结果；对所述至少一个运算结果进行累加求和，得到目标统计值；根据所述目标统计值和预设阈值，将所述DDS_CLK相对所述芯片ADCCLK的数据输出时钟ADCCLK2相位固定。6.根据权利要求5所述的地基干涉雷达系统的时钟相位固定方法，其特征在于，获取所述DDS_CLK时钟和与DDS_CLK同频的时钟ADC_CLK2的采样值，包括：在N个相位比较采样时钟CLK0周期内，对所述DDS_CLK和ADC_CLK2的值分别进行采样，获得所述DDS_CLK时钟和所述ADC_CLK2时钟的采样值；所述N为一次时钟相位比较周期，所述相位比较采样时钟CLK0和DDS_CLK、ADC_CLK2不同源且不相参。7.根据权利要求5所述的地基干涉雷达系统的时钟相位固定方法，其特征在于，根据所述目标统计值和预设阈值，将所述DDS_CLK相对所述芯片ADCCLK的数据输出时钟ADCCLK2相位固定，包括：若所述统计值小于或者等于所述预设阈值，将DDS_CLK相对所述ADC_CLK2芯片的数据输出时钟相位固定在第一相位值，否则，对所述BUFR进行复位，使所述BUFR重新分频产生新的DDS_CLK，将所述新的DDS_CLK相对所述ADC_CLK2芯片的数据输出时钟相位固定在第一相位值，直至根据新的DDS_CLK得到的所述统计值小于或者等于所述预设阈值，停止对所述BUFR芯片进行复位。8.根据权利要求1所述的地基干涉雷达系统的时钟相位固定方法，其特征在于，分别将DAC芯片内部时钟DACINT与输入时钟DCI和所述DCO时钟相位固定，包括：确定目标延时del_target；获取DACCLK分频产生的DAC内部时钟DAC_INT与DAC的数据输入时钟DCI之间的延时出现概率最高的实际返回值del_actual；根据所述del_actual和del_target，将所述DAC_INT与DAC的数据输入时钟DCI之...

【专利技术属性】
技术研发人员：李毅之，董勇伟，杨振礼，邢洋，
申请(专利权)人：中科宇达北京科技有限公司，
类型：发明
国别省市：