一种用于光子芯片的红外光电探测器及其制造方法技术

本发明专利技术涉及半导体技术领域，具体涉及一种用于光子芯片的红外光电探测器及其制造方法，所述红外光电探测器主要包括重型N掺杂InP衬底、重型N掺杂InP缓冲层、DBR层、低N掺杂InGaAs吸收层、N掺杂InP帽层、SiO2钝化层、Ti/Pt/Au金属接触层。本发明专利技术通过利用DBR反射器构成谐振腔，可以有效提高光电探测器的光吸收，提高量子效率和探测率；利用DBR反射器构成谐振腔，可以选择多种材料组合，通过插值算法计算材料的折射率，选择大、小折射率组合，通过菲涅尔公式结合传输矩阵计算在1550nm目标波段的对应材料组合参数，设计灵活性高；在添加DBR反射器的器件结构中，吸收层厚度可以适当，即可以在满足足够高的光吸收的情况下，降低器件的暗电流。流。流。

【技术实现步骤摘要】
一种用于光子芯片的红外光电探测器及其制造方法


[0001]本专利技术涉及半导体
，涉及一种用于光子芯片的红外光电探测器及其制造方法。

技术介绍

[0002]微电子技术是目前半导体领域的主要技术，但随着微电子芯片集成度不断增加，摩尔定律面临失效。硅光是以光子和电子为信息载体的大规模集成技术，能够大大提高芯片的性能，是大数据、人工智能等新兴产业的基础性支撑技术。硅光芯片是通过标准半导体工艺将硅光材料和器件集成在一起的集成光路，主要由调制器、探测器、无源波导器件等组成，它可以将多种光器件集成在同一硅基衬底上。光电探测器将入射的光信号转变成为电信号的器件。
[0003]而InGaAs/InP PIN型光电探测器具有优良的电子传导性能和1.0～1.7μm波段吸收辐射的能力，因此广泛应用于光纤通信系统，同时也适用于硅光芯片中的探测器。
[0004]目前传统的用于硅光芯片的InGaAs/InP PIN型光电探测器主要结构就是P、I、N区以及缓冲区、盖帽层、金属接触层、衬底，为了得到高性能的InGaAs/InP PIN型光电探测器，就需考虑器件的响应度、暗电流、量子效率、可靠性和运行速度等因素，需要在目前的基础上进一步提高器件的量子效率和探测率，并进一步降低暗电流。

技术实现思路

[0005]基于以上技术问题，为了得到高性能的InGaAs/InP PIN型光电探测器，需要在目前的基础上进一步提高器件的量子效率和探测率，并进一步降低暗电流，本专利技术提供了一种用于1550nm波段光子芯片的InGaAs/InP DBR结构红外光电探测器及其制造方法，可以有效提高光电探测器的光吸收，提高量子效率和探测率，同时具有很高的设计灵活性。
[0006]为实现上述目的，本专利技术实施例提供了如下的技术方案：
[0007]第一方面，在本专利技术提供的一个实施例中，提供了一种用于光子芯片的红外光电探测器，包括外延片以及设置在所述外延片上钝化层、金属层和扩散区；所述钝化层为SiO2钝化层，金属层为Ti/Pt/Au金属接触层，所述扩散区为P型掺杂区；
[0008]所述外延片包括盖帽层、吸收层、DBR层、缓冲层以及沉底；所述盖帽层为N掺杂InP帽层，所述吸收层为低N掺杂InGaAs吸收层，所述DBR层为由AlAs0.09Sb0.91/GaSb材料组合构成的DBR反射层，所述缓冲层为重型N掺杂InP缓冲层，所述沉底为重型N掺杂InP衬底。
[0009]作为本专利技术的进一步方案，所述沉底的重型N掺杂InP衬底上生长有外延层材料，外延层材料包括依次生成的重型N掺杂InP缓冲层、DBR层、低N掺杂InGaAs吸收层、N掺杂InP帽层。
[0010]作为本专利技术的进一步方案，所述外延片利用刻蚀工艺，制备出器件的台面，刻蚀到DBR层。
[0011]作为本专利技术的进一步方案，刻蚀到DBR层前，还包括：根据设计的掩膜版图形，利用
光刻工艺转移掩模板上的台面图形到外延片上。
[0012]作为本专利技术的进一步方案，所述钝化层沉积生长在外延片表面，所述外延片刻蚀到DBR层后，还利用光刻技术和刻蚀工艺，刻蚀DBR台面，沉积生长表面钝化层。
[0013]作为本专利技术的进一步方案，所述用于光子芯片的红外光电探测器中，所述钝化层还包括刻蚀出的扩散窗口，在通过干法刻蚀出扩散窗口前，通过光刻工艺将金属窗口图形转移到钝化层上。
[0014]作为本专利技术的进一步方案，所述用于光子芯片的红外光电探测器中还包括通过Zn扩散工艺进行p型掺杂，获得的高质量PN结以及生长的Ti/Pt/Au金属电极层，多余的所述金属层通过化学剥离方法去除。
[0015]第二方面，在本专利技术提供的一个实施例中，提供了一种用于光子芯片的红外光电探测器的制备方法，包括以下步骤：
[0016]步骤1、在InP衬底上生长外延层材料，依次生长重型N掺杂InP缓冲层、DBR层、低N掺杂InGaAs吸收层、N掺杂InP帽层；
[0017]步骤2、使用光刻掩模工艺进行第一台面的刻蚀，到吸收层的表面停止；
[0018]步骤3、继续使用光刻掩模工艺对吸收层进行刻蚀；
[0019]步骤4、在器件的台面上生长SiO2钝化膜；
[0020]步骤5、对在InP盖帽层上的钝化层使用光刻掩模工艺以及刻蚀工艺进行刻蚀开窗口；
[0021]步骤6、通过Zn扩散工艺进行p型掺杂，在N掺杂区获得高质量PN结；
[0022]步骤7、在器件的上台面开孔中生长金属电极：Ti/Pt/Au欧姆接触金属。
[0023]作为本专利技术的进一步方案，步骤2中，使用光刻掩模工艺进行第一台面的刻蚀时，包括：
[0024]设计掩膜版图形，利用光刻工艺转移掩模板上的台面图形到外延片上；利用刻蚀工艺，制备出器件的台面，刻蚀到DBR层。
[0025]作为本专利技术的进一步方案，步骤3中，利用光刻技术和刻蚀工艺，刻蚀DBR台面，沉积生长表面钝化层。
[0026]作为本专利技术的进一步方案，步骤5中，通过光刻工艺将金属窗口图形转移到钝化层上，通过干法刻蚀将钝化层刻蚀出扩散窗口。
[0027]作为本专利技术的进一步方案，步骤7中，生长Ti/Pt/Au金属电极层，通过化学剥离方法去除多余的金属层，制得InGaAs光电探测器器件，器件与光波导进行键合，倒扣、封装后投入使用。
[0028]本专利技术提供的技术方案，具有如下有益效果：
[0029]本专利技术提供的这种DBR光电探测器结构，与传统的光电探测器结构相比，具有以下突出的优点：
[0030]1.通过利用DBR反射器构成谐振腔，可以有效提高光电探测器的光吸收，提高量子效率和探测率。
[0031]2.利用DBR反射器构成谐振腔，可以选择多种材料组合，通过插值算法计算材料的折射率，选择大、小折射率组合，通过菲涅尔公式结合传输矩阵计算在1550nm目标波段的对应材料组合参数，设计灵活性高。
[0032]3.在添加DBR反射器的器件结构中，吸收层厚度可以适当，即可以在满足足够高的光吸收的情况下，降低器件的暗电流。
[0033]本专利技术的这些方面或其他方面在以下实施例的描述中会更加简明易懂。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术。
附图说明
[0034]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0035]在图中：
[0036]图1为实施例添加DBR结构的InGaAs光电探测器外延片示意图。
[0037]图2为实施例添加BDR结构的InGaAs光电探测器器件的截面示意图。
[0038]图3为实施例添加BDR结构的InGaAs光电探测器，从外延片开始制备出台面型上电极的探测器工本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于光子芯片的红外光电探测器，其特征在于，包括外延片以及设置在所述外延片上钝化层(6)、金属层(7)和扩散区(8)；所述钝化层(6)为SiO2钝化层，金属层(7)为Ti/Pt/Au金属接触层，所述扩散区(8)为P型掺杂区；所述外延片包括盖帽层(1)、吸收层(2)、DBR层(3)、缓冲层(4)以及沉底(5)；所述盖帽层(1)为N掺杂InP帽层，所述吸收层(2)为低N掺杂InGaAs吸收层，所述DBR层(3)为由AlAs
0.09
Sb
0.91
/GaSb材料组合构成的DBR反射层，所述缓冲层(4)为重型N掺杂InP缓冲层，所述沉底(5)为重型N掺杂InP衬底。2.如权利要求1所述的用于光子芯片的红外光电探测器，其特征在于，所述沉底(5)的重型N掺杂InP衬底上生长有外延层材料，外延层材料包括依次生成的重型N掺杂InP缓冲层、DBR层(3)、低N掺杂InGaAs吸收层、N掺杂InP帽层。3.如权利要求1所述的用于光子芯片的红外光电探测器，其特征在于，所述外延片利用刻蚀工艺，制备出器件的台面，刻蚀到DBR层(3)。4.如权利要求3所述的用于光子芯片的红外光电探测器，其特征在于，刻蚀到DBR层(3)前，还包括：根据设计的掩膜版图形，利用光刻工艺转移掩模板上的台面图形到外延片上。5.如权利要求4所述的用于光子芯片的红外光电探测器，其特征在于，所述钝化层(6)沉积生长在外延片表面，所述外延片刻蚀到DBR层(3)后，还利用光刻技术和刻蚀工艺，刻蚀DBR台面，沉积生长表面钝化层(6)。6.如权利要求5所述的用于光子芯片的红外光电探测器，其特征在...

【专利技术属性】
技术研发人员：杜雅楠，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：