二进制指令翻译执行方法及装置制造方法及图纸

本发明专利技术提供一种二进制指令翻译执行方法及装置，包括：根据CPU发送预设指令单元的标志位信息，从所述标志位信息中读取目标X86指令对应的目标标志位；在确定所述目标标志位为非空的情况下，向CPU发送第一中断信号，以供CPU接收所述第一中断信号后，根据所述目标标志位从所述预设指令单元中读取并执行所述目标X86指令对应的ARM指令集；所述预设指令单元存储有所述ARM指令集。本发明专利技术可以有效避免现有技术中经常性调用的二进制指令需要重复翻译，造成系统内存资源浪费的缺陷，极大地提高了X86指令到ARM指令二进制翻译及执行的效率。指令到ARM指令二进制翻译及执行的效率。指令到ARM指令二进制翻译及执行的效率。

【技术实现步骤摘要】
二进制指令翻译执行方法及装置


[0001]本专利技术涉及计算机
，尤其涉及一种二进制指令翻译执行方法及装置。

技术介绍

[0002]由于面向各种不同应用的计算机设备具有明显的平台差异性，对计算机系统间的互操作性要求也越来越高，软件被要求能够在不同的机器间移植和运行，而重新开发代码工作量巨大，会造成各类资源的浪费，并且依然需要解决软件兼容性问题。针对上述问题，现有常规解决方式是通过采用二进制指令翻译技术，直接将应用程序从原平台移植到新的硬件平台，以增强异构处理器之间的可移植性和互操作性。
[0003]然而，在X86指令到ARM指令的二进制翻译技术中，存在一些二进制指令函数或者指令代码被系统经常性调用，而系统对这些指令函数或代码需要进行多次重复翻译的现象，这势必会造成系统中大量内存资源的浪费，系统进行二进制指令翻译及执行的效率有待提高。
[0004]因此，如何在X86指令到ARM指令的二进制翻译中，提高二进制指令翻译及执行的效率已成为业界亟待解决的问题。

技术实现思路

[0005]本专利技术提供一种二进制指令翻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二进制指令翻译执行方法，其特征在于，包括：根据CPU发送预设指令单元的标志位信息，从所述标志位信息中读取目标X86指令对应的目标标志位；在确定所述目标标志位为非空的情况下，向CPU发送第一中断信号，以供CPU接收所述第一中断信号后，根据所述目标标志位从所述预设指令单元中读取并执行所述目标X86指令对应的ARM指令集；所述预设指令单元存储有所述ARM指令集。2.根据权利要求1所述的二进制指令翻译执行方法，其特征在于，在从所述标志位信息中读取目标X86指令对应的目标标志位之后，还包括：在确定所述目标标志位为空的情况下，根据所述目标X86指令的存储地址读取所述目标X86指令，并对所述目标X86指令进行翻译，生成所述目标X86指令对应的ARM指令集；将所述ARM指令集存储到所述预设指令单元中，并向CPU发送第二中断信号，以供CPU接收所述第二中断信号后，执行所述ARM指令集中的每条ARM指令，并将所述目标标志位置为非空。3.根据权利要求2所述的二进制指令翻译执行方法，其特征在于，在确定所述目标标志位为空的情况下，根据所述目标X86指令的存储地址读取所述目标X86指令，并对所述目标X86指令进行翻译，生成所述目标X86指令对应的ARM指令集，包括：在确定所述目标标志位为空的情况下，调用第一总线接口从所述目标X86指令的存储地址中读取所述目标X86指令，并将所述目标X86指令存储到第一缓存队列中；调用解码器从所述第一缓存队列中读取并翻译所述目标X86指令，生成所述目标X86指令对应的ARM指令集。4.根据权利要求3所述的二进制指令翻译执行方法，其特征在于，在生成所述目标X86指令对应的ARM指令集之后，还包括：调用所述解码器，根据CPU发送的ARM指令起始存放地址，计算所述ARM指令集的存储地址，并将所述ARM指令集以及所述ARM指令集的存储地址存储到第二缓存队列中；调用第二总线接口，从所述第二缓存队列中读取所述ARM指令集以及所述ARM指令集的存储地址，并根据所述ARM指令集的存储地址，将所述ARM指令集存储到所述预设指令单元中。5.根据权利要求1
‑
4任一项所述的二进制指令翻译执行方法，其特征在于，所述根据CPU发送预设指令单元的标志位信息，从所述标志位信息中读取目标X86指令对应的目标标志位之前，还包括：调用信号传递子模块接收CPU发送的目标X86...

【专利技术属性】
技术研发人员：邬美杰，
申请(专利权)人：山东浪潮科学研究院有限公司，
类型：发明
国别省市：