本发明专利技术公开了一种信号自动陷波器电路，通过时基电路产生周期性时钟信号；随后通过脉冲计数电路，用于对所述时基电路的周期性时钟信号进行脉冲计数，当计数达到预设数目脉冲，输出一个高电平，否则输出低电平；之后通过二计数电路，用于根据所述脉冲计数电路输出的高电平进行输出电平反转处理，输出周期性高低电平切换的二计数信号；最终陷波器电路，根据所述时基电路的周期性时钟信号和所述二计数电路的周期性高低电平切换的二计数信号进行信号陷波处理。本发明专利技术无需采用DSP处理器，仅通过简易的电路结构结合主流技术陷波滤波器的功能，来实现防啸叫，电路调试简单、可模块化且成本低廉，可广泛应用于防啸叫技术领域。可广泛应用于防啸叫技术领域。可广泛应用于防啸叫技术领域。
【技术实现步骤摘要】
一种信号自动陷波器电路及其设备
[0001]本专利技术涉及防啸叫
，尤其是一种信号自动陷波器电路及其设备。
技术介绍
[0002]在功放扩音系统中当话筒对准喇叭时，喇叭发出的声波通过声音反射方式会被话筒接收到。使整个扩声系统形成正反馈。形成自激现像。即话筒啸叫。由于是信号是反馈叠加过程所以啸叫频点从低频慢慢变到高频，声音强度也是慢慢变大。啸叫对声扩音系统是破坏性的。因此产生了话筒防啸叫技术。现有的防啸叫技术主要包括：
[0003]1、采用DSP技术通过软件实现数字陷波滤波器的功能。对啸叫频点计算并用算法实现压制啸叫频点信号，达到防话筒啸叫的目的。也是现有主流技术。缺点是成本高要有AD采样(模拟转数字)、DA数字转模拟)芯片，和DSP处理器。成本无法降下来，只能用于高端产品应用。
[0004]2、采用移频技术，是将话筒接收到的信号进行移频产生相位差，使反馈信号无法与原先信号重叠就无法形成自激。达到防话筒啸叫的目的。缺点1，是当啸叫有多个频点和反馈信号强时，信号还是会重叠形成自激，防啸叫也失去意义。2，严重的是由于是要移频所以人声有点漂移，不真实。3，采用模拟移频电路，在调试或生产中比较困难。目前以被市场淘汰。
[0005]3、芯片技术：也就是芯片中无DSP处理器，采样固定好的软件算法。节省DSP处理器价格。主流技术是将信号反相加压制。也就是将话筒反馈接收到的信号进入反相产生180度的相位差后加上信号限幅，破坏反馈信号重叠(自激)过程也就达到防话筒啸叫的目的。缺点芯片价格偏高，必需加单片机去控制参数。芯片成本也要40元以上再加上单片机成本不低。低端产品上使用最多方案。也是无奈选择。
[0006]4、目前防话筒啸叫主流技术是陷波滤波器。也就是对啸叫频点进行限幅压制，是针对性处理的方法对其它频点不产生作用。是市场认可度高，现场效果最好，听感真实。由于防话筒啸叫的电路成本偏高所以低端产品没有防话筒啸叫功能。用户只能另外配套。
技术实现思路
[0007]有鉴于此，本专利技术提供一种信号自动陷波器电路及其设备，通过陷波器电路参数调节电路结合带陷波滤波器的陷波器电路的简易电路设计，实现防啸叫，成本低廉，电路简便。
[0008]第一方面，本专利技术实施例提供了一种信号自动陷波器电路，包括陷波器电路和陷波器电路参数调节电路；所述陷波器电路参数调节电路包括时基电路、脉冲计数电路和二计数电路；
[0009]所述时基电路，用于产生周期性时钟信号；
[0010]所述脉冲计数电路，用于对所述时基电路的周期性时钟信号进行脉冲计数，当计数达到预设数目脉冲，输出一个高电平，否则输出低电平；
[0011]所述二计数电路，用于根据所述脉冲计数电路输出的高电平进行输出电平反转处理，输出周期性高低电平切换的二计数信号；
[0012]所述陷波器电路，用于根据所述时基电路的周期性时钟信号和所述二计数电路的周期性高低电平切换的二计数信号进行信号陷波处理。
[0013]可选地，所述时基电路包括电阻R1、电阻R5、电阻R6、电容C1、电容C2、电容C4和计时芯片U2；所述电阻R1一端与所述计时芯片U2的引脚7电性连接，另一端与所述计时芯片U2的引脚4和引脚8电性连接；所述电阻R5一端与所述计时芯片U2的引脚7电性连接，另一端与所述计时芯片U2的引脚2和引脚6电性连接；所述电阻R6一端与所述计时芯片U2的引脚3电性连接，另一端与所述脉冲计数电路和所述陷波器电路电性连接；所述电容C1一端与所述计时芯片U2的引脚4和引脚8电性连接，另一端与GND端电性连接；所述电容C2一端与所述计时芯片U2的引脚2和引脚6电性连接，另一端与GND端电性连接；所述电容C4一端与所述计时芯片U2的引脚5电性连接，另一端与GND端电性连接；所述计时芯片U2的引脚1与GND端电性连接，所述计时芯片U2的引脚8与电源电性连接。
[0014]可选地，所述脉冲计数电路包括数字脉冲计数芯片U5，所述数字脉冲计数芯片U5用于对所述时基电路的周期性时钟信号进行预设数目为100的脉冲计数，当计数达到100，输出一个高电平，否则输出低电平；所述脉冲计数芯片U5包括10计数的第一计数模块U5A和10计数的第二计数模块U5B。
[0015]可选地，所述第一计数模块U5A的引脚1与所述时基电路电性连接；所述第一计数模块U5A的引脚3与引脚4电性连接；所述第一计数模块U5A的引脚2、引脚8和引脚16与所述第二计数模块U5B的引脚14电性连接，所述第一计数模块U5A的引脚16与所述第二计数模块U5B的引脚14之间连接有电容C3；所述第一计数模块U5A的引脚7与所述第二计数模块U5B的引脚15电性连接；所述第二计数模块U5B的引脚12与引脚13电性连接；所述第二计数模块的引脚9与所述二计数电路电性连接。
[0016]可选地，所述二计数电路包括电阻R2、电阻R3、电阻R7、三极管Q1和二进制计数器U3；所述电阻R3、所述三极管Q1的集电极、所述三极管Q1的发射极和GND端顺次电性连接；所述二进制计数器U3的引脚1与所述三极管Q1的集电极电性连接；所述二进制计数器U3的引脚13、所述电阻R7和所述三极管Q1的基极顺次电性连接；所述二进制计数器U3的引脚16、引脚7、引脚9和引脚10顺次电性连接，所述二进制计数器U3的引脚6和引脚7之间连接电阻R2；所述二进制计数器U3的引脚8与GND端电性连接；所述二进制计数器U3的引脚14与所述陷波器电路连接，用于向所述陷波器电路输出周期性高低电平切换的二计数信号。
[0017]可选地，当所述脉冲计数电路输出低电平，所述二进制计数器根据所述引脚2输入的低电平计数为0，并在引脚14输出低电平；
[0018]当所述脉冲计数电路输出一个高电平，所述二进制计数器根据所述引脚2输入的高电平计数为1，并在引脚14输出高电平；
[0019]当所述脉冲计数电路再次输出一个高电平，所述二进制计数器根据所述引脚2输入的高电平计数为2，并在引脚13输出高电平，根据发射极与GND端电性连接的所述三极管Q1，在所述三极管Q1集电极电性连接的所述二进制计数器的引脚1输入低电平，进行清零处理，所述二进制计数器计数为0，所述信号自动陷波器电路回归所述当所述脉冲计数电路输出低电平，所述二进制计数器根据所述引脚2输入的低电平计数为0，并在引脚14输出低电
平这一状态。
[0020]可选地，所述陷波器电路包括第一数字电位器U4、第二数字电位器U6和第三数字电位器U7；所述时基电路与所述第一数字电位器U4的引脚1、所述第二数字电位器U6的引脚1和所述第三数字电位器U7的引脚1电性连接，用于向所述陷波器电路输入所述周期性时钟信号；所述二计数电路与所述第一数字电位器U4的引脚2、所述第二数字电位器U6的引脚2和所述第三数字电位器U7的引脚2电性连接，用于向所述陷波器电路输入所述周期性高低电平切换的二计数信号。
[0021]可选地，所述陷波器电路的所述第一数字电位器U4、所述第二数字电位器U6和所述第三数字电位器本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种信号自动陷波器电路，其特征在于，包括陷波器电路和陷波器电路参数调节电路；所述陷波器电路参数调节电路包括时基电路、脉冲计数电路和二计数电路；所述时基电路，用于产生周期性时钟信号；所述脉冲计数电路，用于对所述时基电路的周期性时钟信号进行脉冲计数，当计数达到预设数目脉冲，输出一个高电平，否则输出低电平；所述二计数电路，用于根据所述脉冲计数电路输出的高电平进行输出电平反转处理，输出周期性高低电平切换的二计数信号；所述陷波器电路，用于根据所述时基电路的周期性时钟信号和所述二计数电路的周期性高低电平切换的二计数信号进行信号陷波处理。2.根据权利要求1所述的一种信号自动陷波器电路，其特征在于，所述时基电路包括电阻R1、电阻R5、电阻R6、电容C1、电容C2、电容C4和计时芯片U2；所述电阻R1一端与所述计时芯片U2的引脚7电性连接，另一端与所述计时芯片U2的引脚4和引脚8电性连接；所述电阻R5一端与所述计时芯片U2的引脚7电性连接，另一端与所述计时芯片U2的引脚2和引脚6电性连接；所述电阻R6一端与所述计时芯片U2的引脚3电性连接，另一端与所述脉冲计数电路和所述陷波器电路电性连接；所述电容C1一端与所述计时芯片U2的引脚4和引脚8电性连接，另一端与GND端电性连接；所述电容C2一端与所述计时芯片U2的引脚2和引脚6电性连接，另一端与GND端电性连接；所述电容C4一端与所述计时芯片U2的引脚5电性连接，另一端与GND端电性连接；所述计时芯片U2的引脚1与GND端电性连接，所述计时芯片U2的引脚8与电源电性连接。3.根据权利要求1所述的一种信号自动陷波器电路，其特征在于，所述脉冲计数电路包括数字脉冲计数芯片U5，所述数字脉冲计数芯片U5用于对所述时基电路的周期性时钟信号进行预设数目为100的脉冲计数，当计数达到100，输出一个高电平，否则输出低电平；所述脉冲计数芯片U5包括10计数的第一计数模块U5A和10计数的第二计数模块U5B。4.根据权利要求3所述的一种信号自动陷波器电路，其特征在于，所述第一计数模块U5A的引脚1与所述时基电路电性连接；所述第一计数模块U5A的引脚3与引脚4电性连接；所述第一计数模块U5A的引脚2、引脚8和引脚16与所述第二计数模块U5B的引脚14电性连接，所述第一计数模块U5A的引脚16与所述第二计数模块U5B的引脚14之间连接有电容C3；所述第一计数模块U5A的引脚7与所述第二计数模块U5B的引脚15电性连接；所述第二计数模块U5B的引脚12与引脚13电性连接；所述第二计数模块的引脚9与所述二计数电路电性连接。5.根据权利要求1所述的一种信号自动陷波器电路，其特征在于，所述二计数电路包括电阻R2、电阻R3、电阻R7、三极管Q1和二进制计数器U3；所述电阻R3、所述三极管Q1的集电极、所述三极管Q1的发射极和GND...
【专利技术属性】
技术研发人员：王恒，李子强，黄雅凛，东莲正，
申请(专利权)人：广州市迪士普音响科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。