存储器装置的地址验证制造方法及图纸

描述了用于存储器装置的地址验证的方法、系统和装置。当存储器装置接收到写入命令时，所述存储器装置可以与写入的数据相关联地存储与所述写入命令相关联的写入地址的指示。当所述存储器装置接收到读取命令时，所述存储器装置可以检索数据和与检索到的数据相关联的先前存储的写入地址，并且所述存储器装置可以对照与所述检索到的数据相关联的所述先前存储的写入地址来验证与所述读取命令相关联的读取地址。因此，例如，所述存储器装置可以验证基于与读取命令相关联的地址从所述存储器阵列读取的数据是否是先前写入所述存储器阵列时响应于与匹配地址相关联的写入命令而写入的数据。的数据。的数据。

【技术实现步骤摘要】
【国外来华专利技术】存储器装置的地址验证
[0001]交叉引用
[0002]本专利申请要求贝姆(BOEHM)等人于2020年11月13日提交的标题为“存储器装置的地址验证(ADDRESS VERIFICATION FOR A MEMORY DEVICE)”的第17/098,096号美国专利申请以及贝姆(BOEHM)等人于2019年12月20日提交的标题为“存储器装置的地址验证(ADDRESS VERIFICATION FOR A MEMORY DEVICE)”的第62/951,517号美国临时专利申请的优先权；所述申请中的每一者均转让给本受让人，并且所述申请中的每一者均以全文引用的方式并入本文中。

技术介绍

[0003]下文大体上涉及一或多个存储器系统，且更具体地，涉及存储器装置的地址验证。
[0004]存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两个支持状态中的一者，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持超过两个状态，其中的任一状态可存储。为了存取所存储信息，组件可以读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。
[0005]存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可以是易失性的或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置，例如DRAM，在与外部电源断开连接时可能会丢失其所存储的状态。
附图说明
[0006]图1示出根据本文公开的实例支持存储器装置的地址验证的系统的实例。
[0007]图2示出根据本文公开的实例支持存储器装置的地址验证的存储器裸片的实例。
[0008]图3示出根据本文公开的实例支持地址验证的存储器装置的实例。
[0009]图4示出根据本文公开的实例的框图，其示出用于支持地址验证的存储器装置处的写入地址指示的存储方案。
[0010]图5示出根据本公开的方面支持存储器装置的地址验证的存储器装置的框图。
[0011]图6到8示出根据本文公开的实例的流程图，其示出支持存储器装置的地址验证的一或多种方法。
具体实施方式
[0012]存储器装置可在各种条件下作为电子设备的部分进行操作，所述电子设备如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车的电子组件等。在一些情况下，支
持某些实施方案(例如，机动车辆，在一些情况下具有自主或半自主驾驶能力)的应用的存储器装置的可靠性约束可能增加。由此，用于一些应用的存储器装置(例如，DRAM)可预期以受制于相对较高行业规范的可靠性(例如，较高可靠性约束)进行操作。对于其它应用，提高存储器装置的可靠性仍然可能是有益的。
[0013]一些存储器系统包含错误检测技术，其重点在于数据是否包括正确的逻辑值(例如，正确的位值)。此类错误检测技术可以检测在主机装置与存储器装置之间的传输期间(例如，由于一或多个位值被误解或丢失)或存储在存储器阵列中时(例如，由于一或多个存储器单元的状态未被正确写入、维护或读取)数据是否被破坏。然而，可能发生在存储器阵列内的不正确地址中写入或读取有效数据(例如未损坏的数据)的情况。例如，如果地址在存储器装置处被不正确地解码，或者在存储器装置内的行解码器、列解码器或其它内部组件处发生错误(例如，解码器激活错误的存取线)，则使用一些错误检测技术可能无法检测到此类错误。尽管数据有效(例如，不存在传输或存储错误)，但在这种情况下，由于主机装置与存储器阵列之间传输错误数据(例如，从存储器阵列中的错误位置读取数据，或从正确(预期)位置读取数据但是在错误写入所述位置之后)，仍可能发生错误。未能检测到此类地址和位置相关错误可能会对系统的可靠性产生不利影响。
[0014]如本文所描述，存储器系统可被配置成确定从存储器阵列内的某个位置(例如，由阵列内地址标识的位置)读取的数据是否是先前正确写入所述位置的数据(例如，从存储器阵列的位置读取的数据是否意味着先前已写入所述位置)。例如，当存储器装置接收到写入命令时，与写入命令相关联的地址的指示(例如，与受写入命令约束的数据相关联的逻辑或物理地址，其可被称为写入地址)可存储到指定用于存储写入地址副本的存储器阵列的一部分。例如，写入地址的指示可以包含写入地址、写入地址的子集、基于部分或全部写入地址的奇偶校验信息，或其任何组合。此外，可以存储此类指示的任何数量的副本，其中在一些情况下，多个副本提供冗余和相关的可靠性优势(例如，可以存储写入地址的两个或更多个副本)。写入地址的指示可存储在存储器阵列中，并且与相关数据相关联(例如，与响应于写入命令而写入的数据在同一行或页内)。
[0015]当存储器装置响应于读取命令而读取数据时，可以相对于与读取命令相关联的读取地址来验证先前与检索到的数据相关联地存储的写入地址。也就是说，例如，存储器装置可以接收与读取命令相关联的地址(例如，与受读取命令约束的数据相关联的逻辑或物理地址，其可被称为读取地址)，基于读取地址(例如，从与读取地址相对应的位置)从存储器阵列检索数据，并且还从存储器阵列中检索先前与检索到的数据相关联地存储(例如，与检索到的数据在同一行中，与检索到的数据在同一页中)的写入地址的指示。然后，存储器装置可以将检索到的写入地址的指示与读取地址的类似指示进行比较(例如，可以计算、生成或以其它方式获得读取地址的类似指示，以支持与检索到的写入地址的指示进行一一比较)。通常，作为一个实例，本文描述的技术可被称为地址数据副本验证(ADCV)。
[0016]通过验证与读取命令相关联的读取地址和先前接收到的与响应于读取命令检索到的数据相关联的写入地址(例如，比较其指示)，存储器系统可以确定从阵列内的地址读取的数据(例如，与读取命令相关联的数据)是否是先前打算写入所述地址的数据。此类地址验证可以提高存储器装置或包含所述存储器装置的存储器系统的可靠性。此外，在一些情况下，存储器阵列的一部分(例如，阵列的一或多个子阵列、阵列或子阵列的列的子集)可
指定用于(例如，专用于)存储写入地址的指示，并且可以使用现有存储来进行地址验证(例如，不需要增加总阵列大小或裸片大小)。
[0017]首先在如参考图1和2描述的存储器系统裸片的上下文中描述本公开的特征。在参考图3
‑
5描述的电路和装置图的上下文中描述本公开的特征。进一步通过与如参考图6
‑
8描述的存储器装置的地址验证有关的设备图和流程图示出且参考所述设备图和流程图描述本公开这些本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：在包括存储器单元阵列的存储器装置处，接收将数据写入所述阵列内的地址的命令；至少部分地基于所述命令而将所述数据写入所述阵列；以及至少部分地基于所述命令而将所述地址的指示写入所述阵列。2.根据权利要求1所述的方法，其进一步包括：接收从所述阵列读取所述数据的第二命令，所述第二命令与所述阵列内的第二地址相关联；至少部分地基于接收到所述第二命令，从所述阵列读取所述数据和所述地址的所述指示；以及至少部分地基于所述数据和所述地址的所述指示，向所述存储器装置的主机装置传输信令。3.根据权利要求2所述的方法，其进一步包括：至少部分地基于所述地址的所述指示，确定所述第二地址是否和所述地址匹配，其中所述信令指示所述数据以及所述第二地址是否和所述地址匹配。4.根据权利要求3所述的方法，其中所述第二地址和所述地址不匹配，所述方法进一步包括：将所述第二地址和所述地址不匹配的第二指示写入所述存储器装置处的模式寄存器。5.根据权利要求2所述的方法，其中所述信令指示所述数据和所述地址。6.根据权利要求1所述的方法，其中将所述数据和所述地址的所述指示写入所述阵列包括：将所述数据写入所述阵列内的存储器单元页的第一部分；以及将所述地址写入所述存储器单元页的第二部分。7.根据权利要求6所述的方法，其中所述存储器单元页包括与同一行地址相关联的存储器单元。8.根据权利要求6所述的方法，其中：所述存储器单元页包括多个子阵列内的存储器单元；所述页的所述第一部分在所述多个子阵列中的第一子阵列内；并且所述页的所述第二部分在所述多个子阵列中的第二子阵列内。9.根据权利要求1所述的方法，其中：所述地址包括多个位；并且所述地址的所述指示包括所述多个位的至少一个子集。10.根据权利要求1所述的方法，其中所述地址包括多个位，所述方法进一步包括：至少部分地基于所述多个位而计算一或多个奇偶校验位，其中所述地址的所述指示包括所述一或多个奇偶校验位。11.根据权利要求1所述的方法，其进一步包括：至少部分地基于所述命令而将所述地址的所述指示的副本写入所述阵列。12.根据权利要求11所述的方法，其进一步包括：接收从所述阵列读取所述数据的第二命令，所述第二命令与所述阵列内的第二地址相关联；
至少部分地基于所述第二命令，读取所述数据、所述地址的所述指示以及所述地址的所述指示的所述副本；确定所述第二地址是否对应于所述地址的所述指示或所述地址的所述指示的所述副本中的至少一者；以及向所述存储器装置的主机装置传输指示所述数据和所述数据的有效性的信令，所述数据的所述有效性至少部分地基于所述第二地址是否对应于所述地址的所述指示或所述地址的所述指示的所述副本中的至少一者。13.一种设备，其包括：存储器单元阵列，命令组件，其用于接收与所述阵列内的地址相关联的写入命令和读取命令，以及验证组件，其与所述阵列和所述命令组件耦合，所述验证组件用于：响应于对数据的写入命令，将与对所述数据的所述写入命令相关联的地址的指示写入所述阵列；以及响应于对所述数据的读取命令，从所述阵列接收与对所述数据的所述写入命令相关联的所述地址的所述指示。14.根据权利要求13所述的设备，其中所述验证组件进一步用于：至少部分地基于所述地址的所述指示，确定与所述读取命令相关联的第二地址是否和与所述写入命令相关联的所述地址匹配；以及向所述设备的主机装置传输与...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：