信号处理装置、信号处理方法和程序制造方法及图纸

本技术涉及一种能够降低串扰影响的信号处理装置、信号处理方法和程序。设置有：多个比较器，延迟来自多个比较器的输出的延迟单元，以及从提供的信号中减去来自延迟单元的信号的减法单元。装置处理以N个相位传输的信号，并且设置有至少(N

【技术实现步骤摘要】
信号处理装置、信号处理方法和程序
[0001]本申请为国际申请日为2017年10月05日、国际申请号为PCT/JP2017/036339、专利技术名称为“信号处理装置和信号处理方法和程序”的中国国家阶段申请的分案申请，该中国国家阶段申请的进入国家阶段日为2019年4月10日、申请号为201780063175.9、专利技术名称为“信号处理装置和信号处理方法和程序”。


[0002]本技术涉及一种信号处理装置、信号处理方法和程序，并且涉及例如一种信号处理装置、信号处理方法和处理接收信号的程序。

技术介绍

[0003]各种装置(诸如半导体芯片、传感器和显示装置)被安装在电子设备上，以及最近在电子设备中实现高功能性和多功能性。大量数据在这些装置之间被交换，并且根据电子设备中的高功能性和多功能性的这种实现，来增加其数据量。因此，例如，能够以几Gbps发送和接收数据的高速接口被用于交换数据。
[0004]针对这样的高速接口，已经开发了各种提高通信性能的技术。例如，专利文件1公开了一种抑制在差分输出缓冲器处生成的电源噪声的噪声消除电路。
[0005]引用列表
[0006]专利文件
[0007]专利文件1：日本专利申请公开第2005
‑
318264号

技术实现思路

[0008]本专利技术要解决的问题
[0009]因此，在通信系统中，期望高的通信性能，并且期望通信性能的进一步改进。因此，期望提供一种能够提高通信性能的信号处理装置。
[0010]本技术是针对上述情况而提出的，并且旨在提供一种具有改进的通信性能的信号处理装置。
[0011]问题的解决方法
[0012]根据本技术的一个方面的信号处理装置包括多个比较器；延迟单元，适于延迟来自多个比较器中的每一个的输出；以及减法器，适于从所提供的信号中减去来自延迟单元的信号。
[0013]根据本技术的一个方面的信号处理方法包括以下步骤：通过多个比较器中的每一个将所提供的信号与预定阈值进行比较；延迟来自多个比较器中的每一个的比较结果；以及从所提供的信号中减去延迟的比较结果。
[0014]根据本技术的一个方面的程序使计算机执行包括以下步骤的处理：通过多个比较器中的每一个将所提供的信号与预定阈值进行比较；延迟来自多个比较器中的每一个的比较结果；以及从所提供的信号中减去延迟的比较结果。
[0015]在根据本技术的方面的信号处理装置、信号处理方法和程序中，通过多个比较器中的每一个比较所提供的信号和预定阈值，延迟来自多个比较器中的每一个的比较结果，并从所提供的信号中减去延迟的比较结果。
[0016]应注意，信号处理装置可以是独立的装置，或者可以是构成一个装置的内部块。
[0017]此外，程序可以通过经由传输介质传输或者通过被记录在记录介质中来提供。
[0018]专利技术效果
[0019]根据本技术的方面，可以提供一种具有改进的通信性能的信号处理装置。
[0020]应注意，本文所述的效果不一定是限制性的，并且可以是本公开中所述的任何效果。
附图说明
[0021]图1是示出应用本技术的通信系统的实施方式的示例性结构的图。
[0022]图2是描述由通信系统发送和接收的信号的电压状态的图。
[0023]图3是示出发送装置的示例性结构的图。
[0024]图4是描述由通信系统发送和接收的符号的转换的图。
[0025]图5是描述由通信系统发送和接收的符号的图。
[0026]图6是示出接收装置的示例性结构的图。
[0027]图7是描述接收装置的操作的图。
[0028]图8是示出DFE的示例性结构的图。
[0029]图9是描述阈值的图。
[0030]图10是描述系数A的图。
[0031]图11提供了描述在应用本技术的情况下的效果的视图。
[0032]图12是示出FFE的示例性结构的图。
[0033]图13提供了描述在应用本技术的情况下的效果的视图。
[0034]图14是描述记录介质的图。
具体实施方式
[0035]下面将描述用于实施本技术的模式(以下称为“实施方式”)。
[0036]<通信系统的结构>
[0037]图1是示出通信系统(通信系统1)的实施方式的结构的图。通信系统1通过使用具有三个电压电平的信号来执行通信。
[0038]通信系统1包括发送装置10和接收装置40。在通信系统1中，发送装置10分别经由传输线路9A、9B和9C向接收装置40发送信号SIGA、SIGB和SIGC。例如，用于传输这些信号的传输线路9A至9C具有50欧姆的特性阻抗。
[0039]信号SIGA、SIGB和SIGC分别在三个电压电平(高电平电压VH、中电平电压VM和低电平电压VL)之间转换，并且将信号SIGA、SIGB和SIGC的相应电压电平组合来发送符号。低电平电压VL高于接地电压。此外，信号SIGA、信号SIGB和信号SIGC是分别专门输出高电平电压VH、中电平电压VM和低电平电压VL的信号。
[0040]图2示出了信号SIGA、SIGB和SIGC的电压状态。发送装置10通过使用三个信号
SIGA、SIGB和SIGC发送六个符号“+x”、
“‑
x”、“+y”、
“‑
y”、“+z”和
“‑
z”。
[0041]例如，在发送符号“+x”的情况下，发送装置10将信号SIGA设定为高电平电压VH，将信号SIGB设定为低电平电压VL，并将信号SIGC设定为中电平电压VM。在发送符号
“‑
x”的情况下，发送装置10将信号SIGA设定为低电平电压VL，将信号SIGB设定为高电平电压VH，并将信号SIGC设定为中电平电压VM。在发送符号“+y”的情况下，发送装置10将信号SIGA设定为中电平电压VM，将信号SIGB设定为高电平电压VH，并将信号SIGC设定为低电平电压VL。
[0042]在发送符号
“‑
y”的情况下，发送装置10将信号SIGA设定为中电平电压VM，将信号SIGB设定为低电平电压VL，并将信号SIGC设定为高电平电压VH。在发送符号“+z”的情况下，发送装置10将信号SIGA设定为低电平电压VL，将信号SIGB设定为中电平电压VM，并将信号SIGC设定为高电平电压VH。
[0043]在发送符号
“‑
z”的情况下，发送装置10将信号SIGA设定为高电平电压VH，将信号SIGB设定为中电平电压VM，并将信号SIGC设定为低电平电压VL。
[0044]图3示出了发送装置10的示例性结构。发送装置10包括时钟生成单元19、信号生成单元11、触发器(F/F)12和输出单元20。
[0045]时钟生成单元19生成时钟TxCK。时钟生成单元19包括例如锁相环(PPL)，并且基于从发送装置本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号处理装置，包括：多个比较器；延迟单元，被配置为延迟来自所述多个比较器的每一个的输出；以及减法器，被配置为从提供的信号中减去来自所述延迟单元的信号。2.根据权利要求1所述的信号处理装置，其中，处理以N个相位传输的信号。3.根据权利要求1所述的信号处理装置，其中，处理通过N条传输线路传输并以电压电平的组合传输预定符号的信号。4.根据权利要求2所述的信号处理装置，还包括(N
‑
1)个或更多个比较器。5.根据权利要求1所述的信号处理装置，其中，所述多个比较器中的每一个设定有不同的阈值，并且将接收的信号与所述阈值进行比较，并且在所述信号在多个电压电平之间转换的情况下，所述阈值被设定为相邻电压电平内的值。6.根据权利要求1所述的信号处理装置，其中，在处理在包括高电平电压、中电平电压和低电平电压的三个电压电平之间转换的信号的情况下，将所述高电平电压和所述中电平电压之间的电压值设定为第一阈值，并且将所述中电平电压和所述低电平电压之间的电压值设定为第二阈值，第一比较器将所述第一阈值与提供的信号进行比较，第二比较器将所述第二阈值与提供的信号进行比较，并且减法器从来自所述第一比较器的输出和来自所述第二比较器的输出的相加值中减去由第一延迟单元延迟并从所述第一比...

【专利技术属性】
技术研发人员：林宏晓，菅野纯谱，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：