SiCMOSFET控制单元对局部放电耐受能力测试装置、方法和系统制造方法及图纸

本发明专利技术提供了一种SiCMOSFET控制单元对局部放电耐受能力测试装置、方法和系统，利用局部放电仪，通过三电容放电模型产生在放电量范围内的局部放电信号，并将所述局部放电信号作用于预先设定的待测的SiCMOSFET控制单元上的测试点上之后，利用数字示波器读取所述测试点的波形，通过判断读取的测试点波形是否出现畸形，准确得到局部放电薄弱点，利用本发明专利技术可以实现对局部放电耐受能力检测，为电路板的防护提供指导。提供指导。提供指导。

【技术实现步骤摘要】
SiC MOSFET控制单元对局部放电耐受能力测试装置、方法和系统


[0001]本专利技术属于SiC MOSFET控制单元测试领域，具体涉及一种SiC MOSFET控制单元对局部放电耐受能力的测试装置、方法和系统。

技术介绍

[0002]近些年，碳化硅(Silicon carbide，SiC)半导体器件因其材料具有击穿电场高、载流子饱和漂移速度快、热稳定性好及热导率高等优势，可提高电力电子变换器的性能，引起了外学者的广泛关注。在众多SiC电力电子器件中，SiC肖特基二极管是商业化程度最高的。在更高电压的应用方面，15kVSiC肖特基二极管已研制成功。自2011年，CREE公司推出第一代SiC MOSFET，SiC MOSFET已在较多高频高压应用场合使用。美国北卡罗来纳大学利用15kV SiC MOSFET研制了7.2kV电力电子变压器。众多科研机构正在通过技术攻关追赶国际上突飞猛进的发展步伐，面向国际科技前沿开展高压和超高压SiC MOSFET、SiC IGBT等器件技术的开发并取得重要成果，研制了20kV SiC IGBT实验室样片。
[0003]SiC功率器件的高压化推动了电力电子变压器为代表的电力电子装备电压等级的提升，使得电力电子装备中的控制单元面临局放的威胁。目前尚缺少一种控制器对局部放电耐受能力检测的方法。

技术实现思路

[0004]为克服上述现有技术的不足，本专利技术提出一种SiC MOSFET控制单元对局部放电耐受能力测试装置，包括：数字示波器、三电容放电模型和局部放电仪；<br/>[0005]所述数字示波器与待测的SiC MOSFET控制单元上的测试点连接；
[0006]所述局部放电仪与三电容放电模型的一端直接连接，三电容放电模型的另一端与所述SiC MOSFET控制单元上的测试点连接。
[0007]优选的，所述测试点至少包括下述一种或多种：DSP电路、AD集电路、开关量输入电路、开关量输出电路和光纤通信电路；
[0008]其中，所述测试点存在与光电转换接口和DSP芯片上。
[0009]本专利技术还提供了一种SiC MOSFET控制单元对局部放电耐受能力测试方法，包括：
[0010]利用局部放电仪，通过三电容放电模型产生在放电量范围内的局部放电信号，并将所述局部放电信号作用于预先设定的待测的SiC MOSFET控制单元上的测试点上；
[0011]利用数字示波器读取所述测试点的波形，通过判断读取的测试点波形是否出现畸形，确认局部放电薄弱点；
[0012]其中，所述放电量范围由背景噪声确定。
[0013]优选的，所述测试点至少包括下述一种或多种：DSP电路、AD集电路、开关量输入电路、开关量输出电路和光纤通信电路；
[0014]其中，所述测试点存在与光电转换接口和DSP芯片上。
[0015]优选的，所述利用局部放电仪，通过三电容放电模型产生在放电量范围内的局部放电信号，并将所述局部放电信号作用于预先设定的待测的SiC MOSFET控制单元上的测试点上之后，利用数字示波器读取所述测试点的波形，通过判断读取的测试点波形是否出现畸形，确认局部放电薄弱点之前，还包括：
[0016]利用局部放电仪，对三电容放电模型所产生的局部放电量进行标定，将放电量维持在设置的范围内。
[0017]优选的，所述利用数字示波器读取所述测试点的波形，通过判断读取的测试点波形是否出现畸形，确认局部放电薄弱点，包括：
[0018]利用数字示波器读取所述SiC MOSFET控制单元上各测试点的波形；
[0019]通过与预先读取的标准波形进行比较，判断所述读取的各测试点波形是否发生畸变，若测试点输出波形发生畸变，则判定测试点为局部放电薄弱点。
[0020]基于同一专利技术构思，本专利技术提供了一种SiC MOSFET控制单元对局部放电耐受能力测试系统，包括：局部放电模块和确认模块；
[0021]所述局部放电模块用于：利用局部放电仪，通过三电容放电模型产生在放电量范围内的局部放电信号，并将所述局部放电信号作用于预先设定的待测的SiC MOSFET控制单元上的测试点上；
[0022]所述确认模块用于：利用数字示波器读取所述测试点的波形，通过判断读取的测试点波形是否出现畸形，确认局部放电薄弱点；
[0023]其中，所述放电量范围由背景噪声确定。
[0024]优选的，所述测试点至少包括下述一种或多种：DSP电路、AD集电路、开关量输入电路、开关量输出电路和光纤通信电路；
[0025]其中，所述测试点存在与光电转换接口和DSP芯片上。
[0026]优选的，所述局部放电模块之后，确认模块之前，还包括：标定模块；
[0027]所述标定模块用于：利用局部放电仪，对三电容放电模型所产生的局部放电量进行标定，将放电量维持在设置的范围内。
[0028]优选的，所述确认模块主要用于：利用数字示波器读取所述SiC MOSFET控制单元上各测试点的波形；
[0029]通过与预先读取的标准波形进行比较，判断所述读取的各测试点波形是否发生畸变，若测试点输出波形发生畸变，则判定测试点为局部放电薄弱点。
[0030]与最接近的现有技术相比，本专利技术具有的有益效果如下：
[0031]本专利技术提供了一种SiC MOSFET控制单元对局部放电耐受能力测试方装置、方法和系统，包括：数字示波、三电容放电模型和局部放电仪；所述数字示波器与待测的SiC MOSFET控制单元上的测试点连接；所述局部放电仪与三电容放电模型的一端直接连接，三电容放电模型的另一端与所述SiC MOSFET控制单元上的测试点连接；本专利技术利用局部放电仪，通过三电容放电模型产生在放电量范围内的局部放电信号，并将所述局部放电信号作用于预先设定的待测的SiC MOSFET控制单元上的测试点上之后，利用数字示波器读取所述测试点的波形，通过判断读取的测试点波形是否出现畸形，准确得到局部放电薄弱点，利用本专利技术可以实现对局部放电耐受能力检测，为电路板的防护提供指导。
附图说明
[0032]图1为本专利技术提供的一种SiC MOSFET控制单元对局部放电耐受能力测试装置布局图；
[0033]图2为本专利技术提供的一种SiC MOSFET控制单元对局部放电耐受能力测试方法流程图；
[0034]图3为本专利技术提供的一种SiC MOSFET控制单元对局部放电耐受能力测试方法的测试基本原理图；
[0035]图4为局部放电标定信号示意图；
[0036]图5为本专利技术提供的一种SiC MOSFET控制单元对局部放电耐受能力测试系统结构图；
[0037]图6为放电量作用在开关量输入、输出时输出波形；
[0038]图7为放电量作用在DSP芯片部分时输出波形。
具体实施方式
[0039]下面结合附图对本专利技术的具体实施方式做进一步的详细说明。
[0040]实施例1：
[0041]本专利技术提供的一种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SiC MOSFET控制单元对局部放电耐受能力测试装置，其特征在于，包括：数字示波、三电容放电模型和局部放电仪；所述数字示波器与待测的SiC MOSFET控制单元上的测试点连接；所述局部放电仪与三电容放电模型的一端直接连接，三电容放电模型的另一端与所述SiC MOSFET控制单元上的测试点连接。2.如权利要求1所述的装置，其特征在于，所述测试点至少包括下述一种或多种：DSP电路、AD集电路、开关量输入电路、开关量输出电路和光纤通信电路；其中，所述测试点存在与光电转换接口和DSP芯片上。3.一种SiC MOSFET控制单元对局部放电耐受能力测试方法，其特征在于，包括：利用局部放电仪，通过三电容放电模型产生在放电量范围内的局部放电信号，并将所述局部放电信号作用于预先设定的待测的SiC MOSFET控制单元上的测试点上；利用数字示波器读取所述测试点的波形，通过判断读取的测试点波形是否出现畸形，确认局部放电薄弱点；其中，所述放电量范围由背景噪声确定。4.如权利要求3所述的方法，其特征在于，所述测试点至少包括下述一种或多种：DSP电路、AD集电路、开关量输入电路、开关量输出电路和光纤通信电路；其中，所述测试点存在与光电转换接口和DSP芯片上。5.如权利要求3所述的方法，其特征在于，所述利用局部放电仪，通过三电容放电模型产生在放电量范围内的局部放电信号，并将所述局部放电信号作用于预先设定的待测的SiC MOSFET控制单元上的测试点上之后，利用数字示波器读取所述测试点的波形，通过判断读取的测试点波形是否出现畸形，确认局部放电薄弱点之前，还包括：利用局部放电仪，对三电容放电模型所产生的局部放电量进行标定，将放电量维持在设置的范围内。6.如权利要求4所述的方法，其特征在于，所述利用数字示波器读取所述测试点的波形，通过判断读取的测试点波形是否出现畸形，确认局部放电薄弱点，包括：利用数字示波器读取所述SiC MOSFET控制单元上各测试点的波形...

【专利技术属性】
技术研发人员：余豪杰，庄俊，殷实，陶以彬，李官军，
申请(专利权)人：国家电网有限公司国网河北省电力有限公司，
类型：发明
国别省市：