一种eFuse读写电路制造技术

本发明专利技术涉及半导体技术领域，特别涉及一种eFuse读写电路，所述eFuse读写电路包括控制逻辑、编程电路和读取电路三部分。控制逻辑用于控制电路在编程状态和读取状态之间根据需要进行相应切换，通过分离读写操作，可以使编程电压的选取更加灵活，可以在更大范围内寻找eFuse的最佳编程电压，同时可以降低读取操作所需的电压；编程电路用于烧写eFuse熔丝；读取电路用于将能反映熔丝阻值大小的电流信号进行输出。本发明专利技术的eFuse读写电路可以通过读取电路的输出电流值估计出编程后熔丝的阻值量级，从而确定编程效果，可以更加高效地寻找对熔丝编程的最佳条件。熔丝编程的最佳条件。熔丝编程的最佳条件。

【技术实现步骤摘要】
一种eFuse读写电路


[0001]本专利技术涉及半导体
，特别涉及一种eFuse读写电路。

技术介绍

[0002]随着半导体技术按照摩尔定律不断向前发展，芯片的集成度越来越高，单颗芯片上容纳的晶体管数量越来越多。然而，半导体器件的微小化以及芯片的复杂化，导致芯片生产过程中更加容易受各种各样缺陷和杂质的影响，芯片生产的良率降低问题愈加严重。
[0003]电可编程熔丝结构(eFuse)是可进行一次编程操作的非易失性存储器，对eFuse编程后该信息不会因为系统掉电而丢失。相比早期的应用于冗余技术的激光熔丝，eFuse熔丝具有更小的熔丝结构，并且与现有的CMOS工艺完全兼容，不会带来额外的成本。
[0004]利用eFuse熔丝作为集成电路中的冗余结构，当电路存在缺陷时，eFuse熔丝就可以通过编程来取代缺陷电路实现对芯片的修复。因此eFuse广泛应用于各种芯片中，提供了在芯片生产之后仍能修改电路结构的可能，可以避免芯片因部分器件失效而导致整个电路失效，能极大减少测试和芯片修复的成本，提高集成电路的良率。
[0005]然而，eFuse熔丝的编程效果不仅受工艺影响，同时还受到编程环境的较大影响，当编程信号出现偏差时，eFuse熔丝的编程效果也会随之发生变化，因此寻找eFuse熔丝最佳编程条件和一种能高效判断eFuse熔丝编程效果的方法是很有必要的。

技术实现思路

[0006]针对现有技术存在的问题，本专利技术提供了一种eFuse读写电路，可以高效判断eFuse熔丝的编程效果，同时能在更大范围内寻找eFuse熔丝的最佳编程条件。
[0007]本专利技术技术方案：一种eFuse读写电路，包括：控制逻辑、编程电路和读取电路；所述编程电路外加编程电压，输出端与读取电路连接；所述读取电路外加读取电压，其输出端为输出电压；所述控制逻辑根据输入控制信号生成输出控制信号；
[0008]所述控制逻辑用于控制电路在编程模式与读取模式之间进行切换：编程模式仅对编程电路供电，读取模式仅对读取电路供电；通过两种模式相区分，编程电路电压值的选取更加自由，可以在更大范围内寻找最佳编程条件；
[0009]所述控制逻辑使用组合逻辑电路实现。
[0010]所述编程电路用于烧写eFuse熔丝，包括两条对称的编程支路；
[0011]所述读取电路用于将流经eFuse熔丝的电流通过电流镜结构输出，从而通过输出电流的大小判断熔丝阻值的量级，包括：一条偏置支路和两条读取支路。
[0012]进一步的，所述控制逻辑输入控制信号包括：使能信号EN和编程控制信号Vp；所述输出控制信号包括：读取电路开关信号Switch、编程晶体管控制信号Vp1和Vp2；Switch信号由EN信号经过一个反相器得到；EN和Vp信号输入与非门后，经过一个反相器，实现两信号的与运算后输出Vp1信号；Vp信号经过一个反相器后输入与非门的一端，EN信号输入与非门的另一输入端，得到的信号再输入反相器，可以得到Vp2信号。系统工作于编程模式时，EN＝1，
Vp1和Vp2选择编程支路；系统工作于读取模式，EN＝0，Switch＝1开启读取支路。
[0013]进一步的，每条所述编程支路包括：eFuse熔丝和编程晶体管；所述eFuse熔丝一端连接至编程电源电压Vpro，另一端连接所述编程晶体管的漏极，编程晶体管的栅极连接控制逻辑输出的控制信号，编程晶体管的源极连接地Vss；eFuse熔丝与编程晶体管共同构成电源到地的回路；两个支路的所述控制信号分别为Vp1和Vp2，用于选择对哪条编程支路进行编程，其中，Vp1和Vp2不同时使能；所述编程晶体管的漏极电压分别为Vi1和Vi2；
[0014]编程支路正常工作的电源电压的选择范围较宽，编程部分采用独立的电源电压Vpro，更有利于寻找最佳的编程电压条件。
[0015]进一步的，所述编程晶体管尺寸为600nm*105um，能够承载大编程电流。
[0016]进一步的，所述读取支路包括输入支路和输出支路；两条读取支路为对称结构；
[0017]所述偏置支路用于为读取电路提供合适的直流偏置，包括：第一偏置晶体管(M1)、第二偏置晶体管(M3)、第三晶体管(M4)、使能晶体管(M2)、第一电阻(R1)和第二电阻(R2)；
[0018]所述第一电阻连接读取电压VDD和第一偏置晶体管源极；
[0019]第一偏置晶体管漏极与使能晶体管漏极、第二偏置晶体管源极连接；
[0020]第一偏置晶体管栅极与使能晶体管源极连接；
[0021]第一偏置晶体管与第二偏置晶体管的栅极分别连接Vb1和Vb2；
[0022]使能晶体管栅极连接使能信号EN；
[0023]第二偏置晶体管栅极和漏极连接，并通过第二电阻连接第三晶体管的漏极；
[0024]第三晶体管漏极和栅极连接；
[0025]第三晶体管源极连接Vss。
[0026]所述读取支路的输入支路和输出支路构成一个自偏置电流镜结构，用来实现输出电流对输入电流的精确复制，因此两条输入支路和两条输出支路构成一组对称的自偏置电流镜结构实现对两编程支路电流的精确输出；
[0027]所述读取支路包括：第四偏置晶体管(M6)、第五偏置晶体管(M7)、第一输入晶体管(M8)、第二输入晶体管(M9)、第一输出晶体管(M11)、第二输出晶体管(M10)、输入支路电阻(R3)和输出支路电阻(R5)；所述第四偏置晶体管源极连接Vi1，第四偏置晶体管漏极与第五偏置晶体管源极连接，第四偏置晶体管与第五偏置晶体管的栅极分别连接Vb1和Vb2；
[0028]第五偏置晶体管漏极同时与第一输入晶体管和第一输出晶体管栅极连接，并与输入支路电阻的一端连接；输入支路电阻的另一端同时与第一输入晶体管和第一输出晶体管栅极、第一输入晶体管漏极连接；
[0029]第一输入晶体管源极和第二输入晶体管漏极连接；
[0030]第一输出晶体管源极和第二输出晶体管漏极连接；
[0031]第二输入晶体管源极和第二输出晶体管源极连接，并连接Vss；
[0032]第一输出晶体管漏极与输出支路电阻相连并连接输出电压(Vo1或Vo2)；
[0033]通过将读取电路两输出支路的输出电流作差，可以更准确地看出编程前后熔丝阻值的变化。
[0034]具体的，通过提供合适的偏置电压Vb1和Vb2，在各个晶体管都工作在饱和区的情况下，输出端Vo1会反映出流过eFuse熔丝的电流大小，从而可以判断出编程后熔丝的阻值大小。
[0035]读取电路中Vi1和Vi2支路通过使用相同偏置，强制两熔丝两端的压降基本相同。同时，通过对称的电路结构设计，最大程度上避免电路制造过程中的失配问题，使两支路输出电流之差仅来自于eFuse熔丝编程前后的阻值变化，这样输出端电流值能更准确地反映编程前后eFuse熔丝阻值大小的变化。
[0036]在共源共栅电流镜结构中采用自偏置技术，可以使输出支路的输出摆幅更大，使得熔丝阻值变化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种eFuse读写电路，其特征在于，包括：控制逻辑、编程电路和读取电路；所述编程电路外加编程电压，输出端与读取电路连接；所述读取电路外加读取电压，其输出端为输出电压；所述控制逻辑根据输入控制信号生成输出控制信号；所述控制逻辑用于控制电路在编程模式与读取模式之间进行切换：编程模式仅对编程电路供电，读取模式仅对读取电路供电；通过两种模式相区分，编程电路电压值的选取更加自由，可以在更大范围内寻找最佳编程条件；所述编程电路用于烧写eFuse熔丝，包括两条对称的编程支路；所述读取电路用于将流经eFuse熔丝的电流通过电流镜结构输出，从而通过输出电流的大小判断熔丝阻值的量级，包括：一条偏置支路和两条读取支路；所述控制逻辑使用组合逻辑电路实现；所述控制逻辑输入控制信号包括：使能信号EN和编程控制信号Vp；所述输出控制信号包括：读取电路开关信号Switch、编程晶体管控制信号Vp1和Vp2；系统工作于编程模式时，EN＝1，Vp1和Vp2选择编程支路；系统工作于读取模式，EN＝0，Switch＝1开启读取支路。2.如权利要求1所述一种eFuse读写电路，其特征在于，Switch信号由EN信号经过一个反相器得到；EN和Vp信号输入与非门后，经过一个反相器，实现两信号的与运算后输出Vp1信号；Vp信号经过一个反相器后输入与非门的一端，EN信号输入与非门的另一输入端，得到的信号再输入反相器，可以得到Vp2信号。3.如权利要求1所述一种eFuse读写电路，其特征在于，每条所述编程支路包括：eFuse熔丝和编程晶体管；所述eFuse熔丝一端连接至编程电源电压Vpro，另一端连接所述编程晶体管的漏极，编程晶体管的栅极连接控制逻辑输出的控制信号，编程晶体管的源极连接地Vss；eFuse熔丝与编程晶体管共同构成电源到地的回路；两个支路的所述控制信号分别为Vp1和Vp2，用于选择对哪条编程支路进行编程，其中，Vp1和Vp2不同时使能；所述编程晶体管的漏极电压分别为Vi1和Vi2；编程支路正常工作的电源电压的选择范围较宽，编程部分采用独立的电源电压Vpro，更有利于寻找最佳的编程电压条件。4.如权利要求3所述一种eFuse读写电路，其特征在于，所述编程晶体管尺寸为600nm*105um，能够承载大编程电流。5.如权利要求1所述一种eFuse读写电路，其特征在于，所述偏置支路用于为读取电路提供合适的直流偏置，包括：第一偏置晶体管(M1)、第二偏置晶体管(M3)、第三晶体管(M4)、使能晶体管...

【专利技术属性】
技术研发人员：王肖攀，邱雷，
申请(专利权)人：同济大学，
类型：发明
国别省市：