一种移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

本公开提供了一种移位寄存器单元、栅极驱动电路及显示装置，涉及显示技术领域。本公开中，可以根据移位寄存器单元中的氧化物薄膜晶体管所需的沟道总宽度和沟道长度，将氧化物薄膜晶体管的氧化物半导体层分区，划分出的各个独立的半导体分支的宽度之和等于所需的沟道总宽度。如此，一个氧化物薄膜晶体管可以通过一个或多个半导体分支实现所需的沟道总宽度，保证氧化物薄膜晶体管的正常工作，从而可以通过对不同的氧化物薄膜晶体管进行不同的氧化物半导体层设计，实现缩小显示装置边框的目的。同时，较小尺寸的半导体分支，以及半导体分支之间的空隙还可以用于散热，从而避免了氧化物半导体的热量积累而导致的氧化物薄膜晶体管失效。管失效。管失效。

【技术实现步骤摘要】
一种移位寄存器单元、栅极驱动电路及显示装置


[0001]本公开涉及显示
，特别是涉及一种移位寄存器单元、栅极驱动电路及显示装置。

技术介绍

[0002]氧化物薄膜晶体管(OxideThinFilmTransistor，OxideTFT)具有高电子迁移率与低漏电流特性，可应用在高分辨率、高刷新率、低功耗、低频驱动、大尺寸等显示产品中，满足日益提高的显示需求。
[0003]氧化物薄膜晶体管中的半导体区为氧化物半导体层，半导体区的发热易导致氧化物薄膜晶体管的阈值电压漂移过快，进而造成氧化物薄膜晶体管失效。

技术实现思路

[0004]本公开公开了一种移位寄存器单元，位于显示面板的衬底上，位于非显示区域，包括多个氧化物薄膜晶体管，所述氧化物薄膜晶体管包括氧化物半导体层以及与所述氧化物半导体层连接的且间隔设置的源极和漏极，其特征在于，
[0005]至少部分所述氧化物薄膜晶体管的所述源极、漏极分别为具有多个分支；其中，所述源极包括多个沿第一方向延伸的源极分支，以及所述漏极包括多个沿所述第一方向延伸的漏极分支；所述源极分支和漏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，位于显示面板的衬底上，位于非显示区域，包括多个氧化物薄膜晶体管，所述氧化物薄膜晶体管包括氧化物半导体层以及与所述氧化物半导体层连接的且间隔设置的源极和漏极，其特征在于，至少部分所述氧化物薄膜晶体管的所述源极、漏极分别为具有多个分支；其中，所述源极包括多个沿第一方向延伸的源极分支，以及所述漏极包括多个沿所述第一方向延伸的漏极分支；所述源极分支和漏极分支相向设置并在第二方向上依次交叉排列；所述氧化物半导体层至少具有一个或多个间隔且平行分布的半导体分支，各半导体分支分别在垂直于所述漏极延伸方向的第二方向延伸并与所述各源极分支和漏极分支交叠且电连接，与任意相邻的源极分支和漏极分支交叠的半导体分支的宽度为在所述第一方向上半导体分支的一端到另一端的距离W；其中，至少部分所述氧化物薄膜晶体管为多个氧化物薄膜晶体管，属于不同的氧化物薄膜晶体管的所述半导体分支的宽度不完全相同。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述至少部分所述氧化物薄膜晶体管，半导体分支的宽度W不小于3μm，不大于60μm。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括下拉控制电路，所述下拉控制电路包括：位于下拉节点和高电平参考电压端之间的第一氧化物薄膜晶体管，以及位于所述下拉节点和低电平参考电压端之间的第二氧化物薄膜晶体管；每个氧化物薄膜晶体管满足如下公式：W
总
＝D
沟道总数
*W；W为一个半导体分支的宽度，D
沟道总数
为一个氧化物薄膜晶体管中各源极分支和相邻的漏极分支之间的半导体分支的沟道的数量的和；W
总
为沟道的总宽度；所述第一氧化物薄膜晶体管的W
总
和与所述第二氧化物薄膜晶体管的W
总
的比值在0.05～0.17之间。4.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一氧化物薄膜晶体管的W
总
不小于3μm，所述第二氧化物薄膜晶体管的W
总
不大于60μm。5.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉控制电路中有一个或两个下拉节点，所述第一氧化物薄膜晶体管的数量为与所述下拉节点一一对应连接的一个或两个氧化物薄膜晶体管，所述第二氧化物薄膜晶体管的数量为与所述下拉节点一一对应连接的一个或两个氧化物薄膜晶体管；两个所述第一氧化物薄膜晶体管的沟道长度相同、半导体分支的宽度相同，以及半导体分支的数量相同，相邻半导体分支之间的间距相同；两个所述第二氧化物薄膜晶体管的沟道长度相同、半导体分支的宽度相同，以及半导体分支的数量相同，相邻半导体分支之间的间距相同。6.根据权利要求4所述的移位寄存器单元，其特征在于，每个所述第一氧化物薄膜晶体管的半导体分支的数量为一个，源极分支和漏极分支的数量分别为一个，所述半导体分支的宽度为3
‑
6μm，且所述半导体分支的宽度为所述第一氧化物薄膜晶体管的沟道的总宽度。7.根据权利要求4所述的移位寄存器单元，其特征在于，所述第二氧化物薄膜晶体管的W
总
为37～43μm之间；所述第二氧化物薄膜晶体管的半导体分支的数量为四个，源极分支数为两个，漏极分支数为一个，D
沟道总数
为八个，一个半导体分支的宽度为(1/8)*W
总
，半导体分支之间的间隙为6～10μm之间；
所述一个半导体分支从一个源极分支经过所述漏极分支延伸到另一个源极分支，分别与所述源极分支和漏极分支接触；或者所述第二氧化物薄膜晶体管的W
总
为48～52μm之间；所述第二氧化物薄膜晶体管的半导体分支的数量为一个，源极分支数为两个，漏极分支数为一个，一个所述半导体分支分别从一个源极分支经过所述漏极分支延伸到另一个源极分支与所述源极分支和漏极分支接触；所述半导体分支的宽度为所述第二氧化物薄膜晶体管的W
总
的二分之一，D
沟道总数
为两个，所述半导体分支的宽度在24～26μm之间。8.根据权利要求3或7所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括位于下拉节点和低电平参考电压端之间的第三氧化物薄膜晶体管，所述第三氧化物薄膜晶体管的栅极与移位寄存器单元的输入端连接，第三氧化物薄膜晶体管的源极和漏极分别与所述下拉节点和低电平参考电压端连接；所述第三氧化物薄膜晶体管的数量为一个或两个；各所述第三氧化物薄膜晶体管包含一个源极分支和一个漏极分支以及一个半导体分支，所述半导体分支的宽度W在18～22μm之间。9.根据权利要求3或7所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括第四氧化物薄膜晶体管，所述第四氧化物薄膜晶体管的源极和漏极分别与上拉节点和低电平参考电压端连接，栅极与下拉节点连接；所述第四氧化物薄膜晶体管的数量为一个或两个；所述第四氧化物薄膜晶体管的半导体分支数量为一～两个，源极分支和漏极分支的数量分别为两个，D
沟道总数
为三或六个；半导体分支数量为两个，半导体分支的宽度为20～25μm之间，半导体分支之间的间隙为10～14μm之间；或者半导体分支数量为一个，半导体分支的宽度为40～50μm之间。10.根据权利要求3或7所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括第五氧化物薄膜晶体管，所述第五氧化物薄膜晶体管的源极和漏极分别与所述移位寄存器单元的第一输出端和低电平参考电压端连接，栅极与下拉节点连接；所述第五氧化物薄膜晶体管的数量为一个或两个；各所述第五氧化物薄膜晶体管包含一个源极分支和一个漏极分支以及一个半导体分支，所述半导体分支的宽度W在8～12μm之间。11.根据权利要求10所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括第六氧化物薄膜晶体管，所述第六氧化物薄膜晶体管的源极和栅极分别与所述移位寄存器单元的输入端连接，漏极与上拉节点连接；所述第六氧化物薄膜晶体管的数量为一个，所述第六氧化物薄膜晶体管包含三个源极分支和两个漏极分支，D
沟道总数
为四或八个；半导体分支数量为两个，半导体分支的宽度W为15～20μm之间，半导体分支之间的间隙为10～14μm之间；或者半导体分支数量为一个，半导体分支的宽度W为30～40μm之间。12.根据权利要求11所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括第七氧化物薄膜晶体管，所述第七氧化物薄膜晶体管的源极和漏极分别与所述移位寄存器单元的上拉节点和低电平参考电压端连接，栅极与所述移位寄存器单元的帧复位端连接；所述第七氧化物薄膜晶体管的数量为一个，所述第七氧化物薄膜晶体管包含一个源极
分支和一个漏极分支以及一个半导体分支，所述半导体分支的宽度W在8～12μm之间。13.根据权利要求12所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括第八氧化物薄膜晶体管，所述第八氧化物薄膜晶体管的源极和漏极分别与所述移位寄存器单元的上拉节点和低电平参考电压端连接，栅极与所述移位寄存器单元的第一复位端连接；所述第八氧化物薄膜晶体管的数量为一个，所述第八氧化物薄膜晶体管包含一个源极分支和一个漏极分支以及一个半导体分支，所述半导体分支的宽度W在22～28μm之间。14.根据权利要求13所述的移位寄存器单元，其特征在于，所述移位寄存器单元包括第九氧化物薄膜晶体管，所述第九氧化物薄膜晶体管的源极和漏极分别与所述移位寄存器单元的第二输出端和低电平参考电压端连...

【专利技术属性】
技术研发人员：谢勇贤，邹志翔，曲峰，唐川江，杨通，马小叶，吕凤珍，张然，
申请(专利权)人：合肥鑫晟光电科技有限公司，
类型：新型
国别省市：