基于拓扑优化的半导体制冷芯片制造技术

本申请提供一种基于拓扑优化的半导体制冷芯片，涉及半导体技术领域，包括上层基板、下层基板、上层导流体、下层导流体以及多个半导体颗粒，上层导流体与上层基板连接，下层导流体与下层基板连接，多个半导体颗粒被夹持于上层导流体和下层导流体之间；多个半导体颗粒构成多个热电偶对，多个热电偶对构成电路回路；多个半导体颗粒中的至少两个半导体颗粒的Imax值不同。其能够在热负载分布不均匀的情况下达到温控性能设计目标值，同时功耗低。同时功耗低。同时功耗低。

【技术实现步骤摘要】
基于拓扑优化的半导体制冷芯片


[0001]本专利技术涉及半导体
，具体而言，涉及一种基于拓扑优化的半导体制冷芯片。

技术介绍

[0002]半导体制冷器，亦称为Thermoelectric cooler，以下简称TEC，由于结构简单可靠，无机械运动部件，无噪音，调控方便的优势，目前主要应用在通信、医疗、激光等领域。目前国内外的制冷制热芯片，基本均采用单一回路串联设计的，也就是利用半导体构成的P
‑
N对，形成热电偶对，产生帕尔贴效应，再串联起来形成P
‑
N对热电堆，按照设计极性接通电源之后，冷端的热量被移到热端，导致冷端温度降低，热端温度升高，从而达到冷却或者控制目标物体温度的目的。但是面对半导体自身固有的制冷效率低下和产品功耗越来越严苛的要求，传统制造工艺上均匀排布的PN对设计方案已较难满足，尤其是对空间尺寸和功耗要求更为严苛的通信领域，当热源集中于局部区域时，热量从芯片(较小面积)传递扩散到TEC吸热面 (较大面积)的热阻较大，然而在传统设计工作中往往基于热量负载均匀分布的理想假设，这种情况对于半导体制冷芯片来说，会存在制冷制热效率不高的情况，甚至达不到预期的控温性能设计目标值，并且导致半导体制冷器的功耗高。

技术实现思路

[0003]本专利技术的目的在于提供一种基于拓扑优化的半导体制冷芯片，其能够在热负载分布不均匀的情况下达到温控性能设计目标值，同时功耗低。
[0004]本专利技术的实施例是这样实现的：
[0005]本专利技术提供一种基于拓扑优化的半导体制冷芯片，包括：
[0006]上层基板、下层基板、上层导流体、下层导流体以及多个半导体颗粒，所述上层导流体与所述上层基板连接，所述下层导流体与所述下层基板连接，所述多个半导体颗粒被夹持于所述上层导流体和所述下层导流体之间；所述多个半导体颗粒构成多个热电偶对，所述多个热电偶对构成电路回路；所述多个半导体颗粒中的至少两个半导体颗粒的Imax值不同。
[0007]在可选的实施方式中，Imax值不同的所述至少两个半导体颗粒的高度相同且横截面面积不同，其中，所述横截面为垂直于半导体颗粒的高度方向的平面。
[0008]在可选的实施方式中，所述上层基板设有高热负载区域和低热负载区域，处于所述高热负载区域的半导体颗粒的Imax值大于处于所述低热负载区域的半导体颗粒的Imax值。
[0009]在可选的实施方式中，处于所述高热负载区域的多个所述半导体颗粒的Imax值相同且呈矩形阵列排布。
[0010]在可选的实施方式中，处于所述低热负载区域的多个所述半导体颗粒的Imax值相同且呈矩形阵列排布。
[0011]在可选的实施方式中，所述低热负载区域设置为两个，所述高热负载区域位于两个所述低热负载区域之间。
[0012]在可选的实施方式中，所述低热负载区域的多个所述半导体颗粒构成的多个热电偶对并联设置，所述高热负载区域的多个所述半导体颗粒构成的多个热电偶对串联设置；且所述低热负载区域的多个热电偶对与所述高热负载区域的多个热电偶对构成回路。
[0013]在可选的实施方式中，在设定方向上任意相邻两个半导体颗粒的距离相同。
[0014]在可选的实施方式中，所述半导体制冷芯片包括与所述电路回路电连接的正极接线端子和负极接线端子。
[0015]在可选的实施方式中，所述正极接线端子和所述负极接线端子位于所述上层基板或下层基板的同一侧。
[0016]本专利技术实施例的有益效果是：
[0017]综上所述，本实施例提供的基于拓扑优化的半导体制冷芯片，通过将多个半导体颗粒中至少两个半导体颗粒的Imax值设置为不同，如此，在Imax 值较大的半导体颗粒对应的区域处制冷功率更高，能够对高热负载进行较好的散热；而在Imax值较小的半导体颗粒对应的区域制冷功率相对较低，主要用于对低负载区域进行制冷，从而有效降低半导体制冷芯片的功耗值。并且，在相同工况的仿真模拟下，本实施例的半导体制冷芯片的制冷面的温度差极值小于现有技术的制冷芯片的制冷面的温度差极值，从而能够明显减小器件内部的热应力，提升元器件在实际服役过程中的可靠性，显著延长元器件的使用寿命，并减小由热应力引起的形变，从而降低了对元器件例如光芯片和镜头组的光路影响。
附图说明
[0018]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0019]图1为本专利技术实施例的基于拓扑优化的半导体制冷芯片的结构示意图；
[0020]图2为本专利技术实施例的基于拓扑优化的半导体制冷芯片的分解结构示意图；
[0021]图3为本专利技术实施例的半导体制冷芯片的结构示意图(隐藏上层基板和上层导流体)；
[0022]图4为本专利技术实施例的半导体制冷芯片的轴测结构示意图(隐藏上层基板和上层导流体)。
[0023]图标:
[0024]001
‑
高热负载区域；002
‑
低热负载区域；003
‑
第一方向；004
‑
第二方向； 005
‑
热负载；100
‑
上层基板；200
‑
下层基板；300
‑
上层导流体；400
‑
下层导流体；500
‑
半导体颗粒；600
‑
正极接线端子；700
‑
负极接线端子。
具体实施方式
[0025]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是
本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。
[0026]因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0027]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
[0028]在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于拓扑优化的半导体制冷芯片，其特征在于，包括：上层基板、下层基板、上层导流体、下层导流体以及多个半导体颗粒，所述上层导流体与所述上层基板连接，所述下层导流体与所述下层基板连接，所述多个半导体颗粒被夹持于所述上层导流体和所述下层导流体之间；所述多个半导体颗粒构成多个热电偶对，所述多个热电偶对构成电路回路；所述多个半导体颗粒中的至少两个半导体颗粒的Imax值不同。2.根据权利要求1所述的半导体制冷芯片，其特征在于：Imax值不同的所述至少两个半导体颗粒的高度相同且横截面面积不同，其中，所述横截面为垂直于半导体颗粒的高度方向的平面。3.根据权利要求1所述的半导体制冷芯片，其特征在于：所述上层基板设有高热负载区域和低热负载区域，处于所述高热负载区域的半导体颗粒的Imax值大于处于所述低热负载区域的半导体颗粒的Imax值。4.根据权利要求3所述的半导体制冷芯片，其特征在于：处于所述高热负载区域的多个所述半导体颗粒的Imax值相同且呈矩形阵列排布。5.根据权利要求3所述的...

【专利技术属性】
技术研发人员：刘峰铭，陈可，
申请(专利权)人：广西自贸区见炬科技有限公司，
类型：发明
国别省市：