基于写入行为预测的写入控制方法、存储装置及控制电路制造方法及图纸

本发明专利技术提供一种基于写入行为预测的写入控制方法、存储器存储装置及存储器控制电路单元。所述方法包括：监测主机系统在第一时间范围内的第一数据写入行为；根据第一数据写入行为，预测主机系统在第二时间范围内的第二数据写入行为；获得对应于第一数据写入行为的第一测量参数与第一目标参数；根据第一测量参数、第一目标参数及第二数据写入行为，决定写入控制参数；以及根据所述写入控制参数发送写入指令序列，以指示可复写式非易失性存储器模块在第二时间范围内基于多个写入模式执行数据写入。藉此，可提高存储器存储装置的数据写入速度的稳定性。度的稳定性。度的稳定性。

【技术实现步骤摘要】
基于写入行为预测的写入控制方法、存储装置及控制电路


[0001]本专利技术涉及一种存储器控制技术，尤其涉及一种基于写入行为预测的写入控制方法、存储器存储装置及存储器控制电路单元。

技术介绍

[0002]部分类型的存储器存储装置支援多种写入模式，例如单阶存储单元(Single Level Cell,SLC)模式搭配三阶存储单元(Triple Level Cell,TLC)模式。在一般情况下，存储器存储装置可基于SLC模式将数据存储至SLC区，以减少单个存储单元的存储容量并尽可能提高数据存储速度。在SLC区被用尽后，存储器存储装置可改为基于TLC模式以较慢的速度来存储数据，但可提高单个存储单元的存储容量。藉此，存储器存储装置可在不同的情境下采用不同的写入模式来存储数据，以在数据存储速度与存储器容量之间取得平衡。然而，实务上，TLC模式往往会伴随垃圾回收(garbage collection,GC)程序同步执行，从而导致存储器存储装置在TLC模式中的数据存储速度更为下降。此外，写入模式之间的频繁切换也容易导致存储器存储装置的数据存储速度难以维持稳定。

技术实现思路

[0003]有鉴于此，本专利技术提供一种基于写入行为预测的写入控制方法、存储器存储装置及存储器控制电路单元，可提高存储器存储装置的数据写入速度的稳定性。
[0004]本专利技术的范例实施例提供一种基于写入行为预测的写入控制方法，其用于可复写式非易失性存储器模块，所述写入控制方法包括：监测主机系统在第一时间范围内的第一数据写入行为；根据所述第一数据写入行为，预测所述主机系统在第二时间范围内的第二数据写入行为，其中所述第二时间范围不同于所述第一时间范围；获得对应于所述第一数据写入行为的第一测量参数与第一目标参数；根据所述第一测量参数、所述第一目标参数及所述第二数据写入行为，决定写入控制参数；以及根据所述写入控制参数发送写入指令序列，以指示所述可复写式非易失性存储器模块在所述第二时间范围内基于多个写入模式执行数据写入，其中所述多个写入模式所各别对应的写入数据量受所述写入控制参数控制。
[0005]本专利技术的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：监测所述主机系统在第一时间范围内的第一数据写入行为；根据所述第一数据写入行为，预测所述主机系统在第二时间范围内的第二数据写入行为，其中所述第二时间范围不同于所述第一时间范围；获得对应于所述第一数据写入行为的第一测量参数与第一目标参数；根据所述第一测量参数、所述第一目标参数及所述第二数据写入行为，决定写入控制参数；以及根据所述写入控制参数发送写入指令序列，以指示所述可复写式非易失性存储器模块在所述第二时间范围内基于多个写入模式执行数据写
入，其中所述多个写入模式所各别对应的写入数据量受所述写入控制参数控制。
[0006]本专利技术的范例实施例另提供一种存储器控制电路单元，其用以控制可复写式非易失性存储器模块，所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以：监测所述主机系统在第一时间范围内的第一数据写入行为；根据所述第一数据写入行为，预测所述主机系统在第二时间范围内的第二数据写入行为，其中所述第二时间范围不同于所述第一时间范围；获得对应于所述第一数据写入行为的第一测量参数与第一目标参数；根据所述第一测量参数、所述第一目标参数及所述第二数据写入行为，决定写入控制参数；以及根据所述写入控制参数发送写入指令序列，以指示所述可复写式非易失性存储器模块在所述第二时间范围内基于多个写入模式执行数据写入，其中所述多个写入模式所各别对应的写入数据量受所述写入控制参数控制。
[0007]基于上述，在监测主机系统在第一时间范围内的第一数据写入行为后，所述主机系统在第二时间范围内的第二数据写入行为可根据第一数据写入行为而被预测。此外，在获得对应于第一数据写入行为的第一测量参数与第一目标参数后，根据第一测量参数、第一目标参数及第二数据写入行为，写入控制参数可被决定且写入指令序列可根据所述写入控制参数而被发送，以指示可复写式非易失性存储器模块在第二时间范围内基于多个写入模式执行数据写入。特别是，所述多个写入模式所各别对应的写入数据量受所述写入控制参数控制。藉此，可提高存储器存储装置的数据写入速度的稳定性。
附图说明
[0008]图1是根据本专利技术的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；
[0009]图2是根据本专利技术的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；
[0010]图3是根据本专利技术的范例实施例所示出的主机系统与存储器存储装置的示意图；
[0011]图4是根据本专利技术的范例实施例所示出的存储器存储装置的示意图；
[0012]图5是根据本专利技术的范例实施例所示出的存储器控制电路单元的示意图；
[0013]图6是根据本专利技术的范例实施例所示出的管理可复写式非易失性存储器模块的示意图；
[0014]图7是根据本专利技术的范例实施例所示出的第一时间范围与第二时间范围及相应的第一数据写入行为与第二数据写入行为的示意图；
[0015]图8是根据本专利技术的范例实施例所示出的基于写入行为预测的写入控制方法的流程图。
具体实施方式
[0016]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
[0017]一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储
器模块(rewritable non
‑
volatile memory module)与控制器(亦称，控制电路)。存储器存储装置可与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
[0018]图1是根据本专利技术的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本专利技术的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。
[0019]请参照图1与图2，主机系统11可包括处理器111、随机存取存储器(random access memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114可连接至系统总线(system bus)110。
[0020]在一范例实施例中，主机系统11可通过数据传输接口114与存储器存储装置10连接。例如，主机本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于写入行为预测的写入控制方法，其特征在于，用于可复写式非易失性存储器模块，所述写入控制方法包括：监测主机系统在第一时间范围内的第一数据写入行为；根据所述第一数据写入行为，预测所述主机系统在第二时间范围内的第二数据写入行为，其中所述第二时间范围不同于所述第一时间范围；获得对应于所述第一数据写入行为的第一测量参数与第一目标参数；根据所述第一测量参数、所述第一目标参数及所述第二数据写入行为，决定写入控制参数；以及根据所述写入控制参数发送写入指令序列，以指示所述可复写式非易失性存储器模块在所述第二时间范围内基于多个写入模式执行数据写入，其中所述多个写入模式所各别对应的写入数据量受所述写入控制参数控制。2.根据权利要求1所述的写入控制方法，其中所述多个写入模式包括第一写入模式与第二写入模式，所述可复写式非易失性存储器模块中基于所述第一写入模式所程序化的一个存储单元用以存储p个比特，所述可复写式非易失性存储器模块中基于所述第二写入模式所程序化的一个存储单元用以存储q个比特，p与q皆为正整数，且p不同于q。3.根据权利要求1所述的写入控制方法，其中根据所述第一数据写入行为，预测所述主机系统在所述第二时间范围内的所述第二数据写入行为的步骤包括：根据所述第一数据写入行为，预测所述主机系统在所述第二时间范围内的写入数据量。4.根据权利要求1所述的写入控制方法，其中所述多个写入模式包括第一写入模式与第二写入模式，所述写入控制参数用以控制在所述第二时间范围中对应于所述第一写入模式的第一写入数据量与对应于所述第二写入模式的第二写入数据量，并且所述第一写入数据量与所述第二写入数据量的总和不小于所预测的所述主机系统在所述第二时间范围内的写入数据量。5.根据权利要求1所述的写入控制方法，其中所述第一测量参数包括所述主机系统在所述第一时间范围内的实际写入速度，所述第一目标参数包括所述主机系统在所述第一时间范围内的目标写入速度，且根据所述第一测量参数、所述第一目标参数及所述第二数据写入行为，决定所述写入控制参数的步骤包括：根据所述实际写入速度与所述目标写入速度，决定所述写入控制参数，以将所预测的所述主机系统在所述第二时间范围内的数据写入速度控制为介于所述实际写入速度与所述目标写入速度之间。6.根据权利要求5所述的写入控制方法，其中根据所述实际写入速度与所述目标写入速度，决定所述写入控制参数的步骤还包括：根据所述实际写入速度决定波动容许速度，其中所述波动容许速度与所述实际写入速度之间的误差小于预设比率；以及
根据所述实际写入速度与所述波动容许速度，决定所述写入控制参数，以将所预测的所述主机系统在所述第二时间范围内的数据写入速度控制为介于所述实际写入速度与所述波动容许速度之间。7.根据权利要求1所述的写入控制方法，其中所述多个写入模式包括第一写入模式与第二写入模式，且根据所述第一数据写入行为，预测所述主机系统在所述第二时间范围内的所述第二数据写入行为的步骤包括：根据所述可复写式非易失性存储器模块中对应于所述第一写入模式的可用容量，决定是否在所述第二时间范围内启用所述第二写入模式。8.一种存储器存储装置，其特征在于，包括：连接接口单元，用以连接至主机系统；可复写式非易失性存储器模块；以及存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以：监测所述主机系统在第一时间范围内的第一数据写入行为；根据所述第一数据写入行为，预测所述主机系统在第二时间范围内的第二数据写入行为，其中所述第二时间范围不同于所述第一时间范围；获得对应于所述第一数据写入行为的第一测量参数与第一目标参数；根据所述第一测量参数、所述第一目标参数及所述第二数据写入行为，决定写入控制参数；以及根据所述写入控制参数发送写入指令序列，以指示所述可复写式非易失性存储器模块在所述第二时间范围内基于多个写入模式执行数据写入，其中所述多个写入模式所各别对应的写入数据量受所述写入控制参数控制。9.根据权利要求8所述的存储器存储装置，其中所述多个写入模式包括第一写入模式与第二写入模式，所述可复写式非易失性存储器模块中基于所述第一写入模式所程序化的一个存储单元用以存储p个比特，所述可复写式非易失性存储器模块中基于所述第二写入模式所程序化的一个存储单元用以存储q个比特，p与q皆为正整数，且p不同于q。10.根据权利要求8所述的存储器存储装置，其中所述存储器控制电路单元根据所述第一数据写入行为，预测所述主机系统在所述第二时间范围内的所述第二数据写入行为的操作包括：根据所述第一数据写入行为，预测所述主机系统在所述第二时间范围内的写入数据量。11.根据权利要求8所述的存储器存储装置，其中所述多个写入模式包括第一写入模式与第二写入模式，所述写入控制参数用以控制在所述第二时间范围中对应于所述第一写入模式的第一写入数据量与对应于所述第二写入模式的第二写入数据量，并且
所述第一写入数据量与所述第二写入数据量的总和不小于所预测的所述主机...

【专利技术属性】
技术研发人员：王智麟，易凡，曹快，陈阳，陶勤勤，饶东升，
申请(专利权)人：合肥兆芯电子有限公司，
类型：发明
国别省市：