具有混合栅极/电中断的半导体器件及其制造方法技术

提出了具有混合栅极/电中断的半导体器件及其制造方法，其允许在堆叠晶体管器件的一个层级的晶体管器件之间的电或扩散中断，而不必要求在堆叠晶体管器件的另一层级中存在类似的电或扩散中断。还提出，晶体管器件之间的电中断可以通过提供第一极性的沟道以及包括相反极性的功函数金属的伪栅极来形成。反极性的功函数金属的伪栅极来形成。反极性的功函数金属的伪栅极来形成。

Semiconductor device with hybrid gate / electrical interrupt and its manufacturing method

【技术实现步骤摘要】
具有混合栅极/电中断的半导体器件及其制造方法


[0001]本专利技术总体上涉及堆叠晶体管结构，并且更具体地，涉及用于在堆叠晶体管之间选择性地提供电和扩散中断的结构和方法。

技术介绍

[0002]该
技术介绍
部分仅旨在为本领域技术人员提供理解这里公开的专利技术构思的背景。因此，该
技术介绍
部分可能包含可取得专利的材料，并且不应将其包含在此部分中视为承认该技术已经存在。
[0003]半导体器件中的扩散中断通常给半导体器件带来两种不同的功能。首先，它们为相邻的晶体管器件提供增强的电隔离，其次，它们为掺杂剂或污染物从一个晶体管到另一个晶体管的扩散提供了屏障。扩散中断通常由填充晶体管之间形成的间隙的体电介质材料组成。该间隙可以是窄的(诸如大约为栅极的宽度(例如，单扩散中断(SDB)))或者是宽的(诸如相邻特征之间的距离(例如，双扩散中断))或更大。这种扩散中断通常从半导体衬底中的沟槽垂直延伸，一直到晶体管层级的顶部。
[0004]然而，在构建3D IC时可能出现困难，因为可能不希望形成切割两层级或更多层级晶体管的扩散中断。

技术实现思路

[0005]在某些方面，这里的一些实施方式提供一种半导体器件，其包括至少两层晶体管，其中第一层包括两个或更多个NFET晶体管器件并且第二层包括两个或更多个PFET晶体管器件；以及其中电或扩散中断位于第一层或第二层之一的两个或更多个晶体管器件之间，并且与电或扩散中断垂直对准的栅极位于第一层或第二层的另一个的两个或更多个源极
‑
漏极区之间。
[0006]在其他方面，这里的一些实施方式包括一种用于制造半导体器件的方法，包括：提供具有伪栅极的沟道，该伪栅极包括功函数金属(WFM)层，其中沟道和WFM层具有相反的极性。
[0007]在其他方面，这里的一些实施方式包括一种制造半导体器件的方法，该方法包括：在第一衬底上垂直沉积第一有源区、隔离层和第二有源区；在第一有源区和第二有源区以及隔离层周围沉积虚设栅极；将虚设栅极的一部分去除至隔离层的垂直水平以产生第一空隙；在第一空隙中沉积第一物质；去除虚设栅极的剩余部分以产生第二空隙；以及将第二物质沉积到第二空隙中。第一物质或第二物质中的一个可以包括电介质材料，并且第一物质或第二物质中的另一个可以包括功函数金属。
附图说明
[0008]图1提供了根据一些实施方式的具有单扩散中断的堆叠半导体器件。
[0009]图2提供了根据一些实施方式的具有混合栅极/电中断的堆叠半导体器件。
[0010]图3提供了根据一些实施方式的具有层级选择性扩散中断的堆叠半导体器件。
[0011]图4A
‑
4I示出了根据一些实施方式的用于制造堆叠栅极的方法。
[0012]图5A
‑
5E示出了根据一些实施方式的用于制造堆叠栅极的替代方法。
[0013]图6A
‑
6D示出了根据一些实施方式的用于制造混合栅极/电中断结构的方法。
[0014]图7提供了根据一些实施方式的用于提供层级选择性电和扩散中断的方法的流程图。
[0015]图8提供了根据一些实施方式的形成电中断的方法的流程图。
[0016]图9提供了根据一些实施方式的用于形成层级选择性电和扩散中断的方法的流程图。
[0017]图10示出了可利用这里提供的堆叠晶体管器件的半导体封装。
[0018]图11示出了根据一示例实施方式的电子系统的示意框图。
具体实施方式
[0019]这里描述的示例实施方式是示例，因此，本公开不限于此，并且可以以各种其他形式来实现。不排除以下描述中提供的每个示例实施方式与这里提供的或者这里未提供但与本公开一致的另一示例或另一示例实施方式的一个或更多个特征相关联。例如，即使在特定示例或示例实施方式中描述的事项没有在与其不同的示例或示例实施方式中描述，该事项也可以被理解为与该不同的示例或实施方式相关或组合，除非在其描述中另外提及。
[0020]另外，应理解，对原理、方面、示例和示例实施方式的所有描述旨在涵盖其结构和功能等同物。另外，这些等同物应被理解为不仅包括目前众所周知的等同物，而且还包括将来要开发的等同物，也就是，被专利技术来执行相同功能的所有器件而不管其结构如何。
[0021]将理解，当半导体器件的元件、部件、层、图案、结构、区域等(在下文中统称为“元件”)被称为在半导体器件的另一元件“之上”“、上方”、“上”、“下面”、“下方”、“之下”、“连接到”或“联接到”半导体器件的另一元件时，它可以直接在所述另一元件之上、上方、上、下面、下方、之下、连接或联接到所述另一元件，或者可以存在(多个)居间元件。相反，当半导体器件的元件被称为“直接”在半导体器件的另一元件“之上”、“上方”、“上”、“下面”、“下方”、“之下”、“直接连接到”或“直接联接到”半导体器件的另一元件时，不存在居间元件。贯穿本公开，相同的数字指代相同的元件。
[0022]为了描述的容易，空间关系术语，诸如“在
……
之上”、“在
……
上方”、“在
……
上”、“上部”、“在
……
下面”、“在
……
下方”、“在
……
之下”、“下部”、“顶部”和“底部”等，可以在此被用来描述如图中示出的一个元件的与另外的(多个)元件的关系。将理解，除图中描绘的取向之外，空间关系术语还旨在涵盖半导体器件在使用或在操作中的不同取向。例如，如果图中的半导体器件被翻转，则被描述为“在”另外的元件“下面”或“之下”的元件将取向“在”所述另外的元件“上方”。因此，术语“在
……
下面”能涵盖上下两取向。半导体器件可以被另外取向(旋转90度或处于另外的取向)，且此处使用的空间关系描述语被相应地解释。
[0023]当在此使用时，诸如
“……
中的至少一个”的表述，当位于一列元素之后时，修饰整列元素，而不修饰列中的个别元素。例如，表述“a、b和c中的至少一个”应当被理解为包括仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、或者a、b和c的全部。这里，当术语“相同”用于比较两个或更多个元素的尺寸时，该术语可以涵盖“基本相同”的尺寸。
[0024]将理解，尽管术语“第一”、“第二”、“第三”、“第四”等可以在此用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
[0025]还将理解，即使制造装置或结构的某个步骤或操作晚于另一步骤或操作被描述，该步骤或操作也可以早于所述另一步骤或操作执行，除非所述另一步骤或操作被描述为在该步骤或操作之后执行。
[0026]在此参照作为示例实施方式(和中间结构)的示意图的剖视图描述示例实施方式。因此，作为例如制造技术和/或公差的结果的相对于图示的形状的变化将被预料到。因此，示例实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：至少两层晶体管，其中第一层包括两个或更多个NFET晶体管器件并且第二层包括两个或更多个PFET晶体管器件；其中电或扩散中断位于所述第一层或所述第二层之一的两个或更多个晶体管器件之间，并且与所述电或扩散中断垂直对准的栅极位于所述第一层或所述第二层的另一个的两个或更多个源极
‑
漏极区之间。2.根据权利要求1所述的半导体器件，其中，两个相邻的PFET晶体管被它们之间的电中断分开，所述电中断包括混合栅极/电中断，所述混合栅极/电中断包括N
‑
功函数金属层，所述混合栅极/电中断还用作两个NFET源极
‑
漏极区之间的栅极。3.根据权利要求1所述的半导体器件，其中，两个相邻的NFET晶体管被它们之间的电中断分开，所述电中断包括混合栅极/电中断，所述混合栅极/电中断包括P
‑
功函数金属层，所述混合栅极/电中断还用作两个PFET源极
‑
漏极区之间的栅极。4.根据权利要求1所述的半导体器件，其中，所述至少两层中的一层中的两个相邻的晶体管器件被设置在其间的电介质隔离，并且所述至少两层中的另一层中与所述电介质垂直相邻的栅极区包括功函数金属层。5.根据权利要求2所述的半导体器件，其中所述N
‑
功函数金属层包括以下中的一个或更多个：TiAl、TiAlC、ZrAl、WAl、TaAl、HfAl、La、Sr、Ba、Lu、Y和多晶硅。6.根据权利要求5所述的半导体器件，其中所述N
‑
功函数金属层包括以下中的一个或更多个：La、Sr、Ba、Lu或Y、被至少部分地氧化的La、Sr、Ba、Lu或Y，并且所述被至少部分地氧化的La、Sr、Ba、Lu或Y用作偶极子建造层。7.根据权利要求3所述的半导体器件，其中所述P
‑
功函数金属层包括以下中的一个或更多个：Ni、Pd、Pt、Be、Ir、Te、Re、Ru、Rh、W、Mo、WN、RuN、MoN、TiN、TaN、WC、TaC、TiC、TiAlN、TaAlN、Al、Ta、Zr、Ti、Hf、Sc和多晶硅。8.根据权利要求7所述的半导体器件，其中所述P
‑
功函数金属层包括以下中的一个或更多个：Al、Ta、Zr、Hf、Sc或Ti、被至少部分地氧化的Al、Ta、Zr、Hf、Sc或Ti，并且所述被至少部分地氧化的Al、Ta、Zr、Hf、Sc或Ti用作偶极子建造层。9.一种制造半导体器件的方法，所述方法包括：提供具有伪栅极的沟道，所述...

【专利技术属性】
技术研发人员：洪炳鹤，宋昇炫，河大元，徐康一，J马蒂诺，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：