一种发光二极管外延片及其制作方法技术

本发明专利技术提供一种发光二极管外延片及其制作方法，外延片包括：衬底、缓冲层、未掺杂的u

A light emitting diode epitaxial sheet and its manufacturing method

【技术实现步骤摘要】
一种发光二极管外延片及其制作方法


[0001]本专利技术涉及光电
，特别涉及一种发光二极管外延片及其制作方法。

技术介绍

[0002]目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，吸引着越来越多的人关注。GaN基发光二极管已经实现工业化生产、在背光源、照明、景观灯等方面都有应用。
[0003]多量子阱层作为发光二极管的核心结构，是影响发光波长均匀性和发光效率的关键结构。多量子阱层内部缺陷多导致产生较多的非辐射复合是发光二极管发光效率继续提升要解决的问题；而高In组分掺杂导致量子阱内部In组分偏析和In“团簇”现象，也是波长均匀性进一步提升所面对的“拦路虎”，尤其是对高In组分的黄绿光，改善发光波长这一问题是后续要持续攻克的难题。不仅如此，由于量子阱中In组分较高，在量子垒层生长时，也容易由于温度较高，导致量子阱中In解析，影响发光效率。
[0004]正常的多量子阱层为量子阱层和量子垒层周期性层叠组成，在量子阱层和量子垒层间增加低温帽层，在一定程度上保护了量子阱层中In组分，减少In脱附。但是量子阱层中In偏析，发光效率低，波长均匀性不高的问题依然存在，也是现在限制Micro
‑
LED发展的因素之一。

技术实现思路

[0005]基于此，本专利技术的目的是提供一种发光二极管外延片及其制作方法，以从根本上解决现有发光二极管的发光效率较低及波长均匀性不高的问题。
[0006]根据本专利技术实施例的一种发光二极管外延片，包括：衬底、以及在所述衬底上依次层叠的缓冲层、未掺杂的u
‑
GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层；所述多量子阱层包括周期性重复层叠的前插入层、量子阱层、后插入层及量子垒层；所述前插入层包括层叠的In
x
N1‑
x
层和In
y
Ga1‑
y
N层，所述In
x
N1‑
x
层与所述In
y
Ga1‑
y
N层所接触的表面还经H2处理后形成孔洞以及经NH3处理后形成N极性面；所述后插入层包括层叠的Al
z
Ga1‑
z
N层和GaN层，所述量子阱层与所述Al
z
Ga1‑
z
N层所接触的表面还经NH3处理后形成N极性面，所述GaN层与所述量子垒层所接触的表面还经H2处理。
[0007]另外，根据本专利技术上述实施例的一种发光二极管外延片，还可以如下：进一步地，在所述前插入层中，所述In
x
N1‑
x
层中的x取值范围为0.2≤x≤0.5，所述In
y
Ga1‑
y
N层的生长过程中In源的通入量渐变增加，由0≤y≤0.05渐变增加至0.2≤y≤0.3；在所述后插入层中，所述Al
z
Ga1‑
z
N层中的z取值范围为0.02≤z≤0.15。
[0008]进一步地，在所述前插入层中，所述In
x
N1‑
x
层的厚度为1
‑
3 nm，所述In
y
Ga1‑
y
N层的
厚度为0.5
‑
1.5 nm；在所述后插入层中，所述Al
z
Ga1‑
z
N层的厚度为0.5
‑
1.5 nm，所述GaN层的厚度为0.5
‑
1.5 nm。
[0009]进一步地，所述多量子阱层中前插入层、量子阱层、后插入层及量子垒层重复层叠的周期数为3
‑
15；所述量子阱层为InGaN层，所述量子垒层为GaN层，所述量子阱层中InGaN层的In组分所占摩尔比例为10%
‑
35%；单个所述量子阱层的厚度为2
‑
5 nm，单个所述量子垒层的厚度为3
‑
15 nm。
[0010]进一步地，所述应力释放层包括周期性交替层叠的GaN层和InGaN层，且交替层叠的周期数为3
‑
8，所述应力释放层的总厚度为50
‑
300 nm，所述应力释放层中InGaN层的In组分所占摩尔比例为10%
‑
20%。
[0011]进一步地，所述电子阻挡层包括周期性交替层叠的Al
a
Ga1‑
a
N层和In
b
Ga1‑
b
N层，且交替层叠的周期数为3
‑
15，所述电子阻挡层的总厚度为20
‑
50nm；所述Al
a
Ga1‑
a
N层中的a取值范围为：0.05≤a≤0.2，所述In
b
Ga1‑
b
N层中的b取值范围为：0.1≤b≤0.5。
[0012]根据本专利技术实施例的一种发光二极管外延片制作方法，所述方法包括：提供一衬底；在所述衬底上依次沉积缓冲层、未掺杂的u
‑
GaN层、N型GaN层和应力释放层；在所述应力释放层上沉积多量子阱层，所述多量子阱层包括周期性重复沉积的前插入层、量子阱层、后插入层及量子垒层，所述前插入层由In
x
N1‑
x
层和In
y
Ga1‑
y
N层依次沉积制得，且在In
x
N1‑
x
层沉积完成后经H2处理形成孔洞以及经NH3处理形成N极性面，所述后插入层由Al
z
Ga1‑
z
N层和GaN层依次沉积制得，且在Al
z
Ga1‑
z
N层沉积之前对所述量子阱层经NH3处理形成N极性面及在GaN层沉积完成后经H2处理；在所述多量子阱层上依次沉积电子阻挡层和P型GaN层。
[0013]进一步地，在所述前插入层中，所述In
x
N1‑
x
层的生长温度为700
‑
850℃，H2处理时的温度为850
‑
950℃，NH3处理时的温度由850
‑
950℃渐变降低至800
‑
850℃，所述In
y
Ga1‑
y
N层的生长温度为800
‑
850℃；在所述后插入层中，NH3处理时的温度为700
‑
800℃，所述Al
z
Ga1‑
z
N层的生长温度为800
‑
850℃，所述GaN层的生长温度为850
‑
900℃，H2处理时的温度为850
‑
900℃。
[0014]进一步地，在所述前插入层中，所述In
x
N1‑
x<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光二极管外延片，其特征在于，包括：衬底、以及在所述衬底上依次层叠的缓冲层、未掺杂的u
‑
GaN层、N型GaN层、应力释放层、多量子阱层、电子阻挡层和P型GaN层；所述多量子阱层包括周期性重复层叠的前插入层、量子阱层、后插入层及量子垒层；所述前插入层包括层叠的In
x
N1‑
x
层和In
y
Ga1‑
y
N层，所述In
x
N1‑
x
层与所述In
y
Ga1‑
y
N层所接触的表面还经H2处理后形成孔洞以及经NH3处理后形成N极性面；所述后插入层包括层叠的Al
z
Ga1‑
z
N层和GaN层，所述量子阱层与所述Al
z
Ga1‑
z
N层所接触的表面还经NH3处理后形成N极性面，所述GaN层与所述量子垒层所接触的表面还经H2处理。2.根据权利要求1所述的发光二极管外延片，其特征在于，在所述前插入层中，所述In
x
N1‑
x
层中的x取值范围为0.2≤x≤0.5，所述In
y
Ga1‑
y
N层的生长过程中In源的通入量渐变增加，由0≤y≤0.05渐变增加至0.2≤y≤0.3；在所述后插入层中，所述Al
z
Ga1‑
z
N层中的z取值范围为0.02≤z≤0.15。3.根据权利要求1所述的发光二极管外延片，其特征在于，在所述前插入层中，所述In
x
N1‑
x
层的厚度为1
‑
3 nm，所述In
y
Ga1‑
y
N层的厚度为0.5
‑
1.5 nm；在所述后插入层中，所述Al
z
Ga1‑
z
N层的厚度为0.5
‑
1.5 nm，所述GaN层的厚度为0.5
‑
1.5 nm。4.根据权利要求1所述的发光二极管外延片，其特征在于，所述多量子阱层中前插入层、量子阱层、后插入层及量子垒层重复层叠的周期数为3
‑
15；所述量子阱层为InGaN层，所述量子垒层为GaN层，所述量子阱层中InGaN层的In组分所占摩尔比例为10%
‑
35%；单个所述量子阱层的厚度为2
‑
5 nm，单个所述量子垒层的厚度为3
‑
15 nm。5.根据权利要求1所述的发光二极管外延片，其特征在于，所述应力释放层包括周期性交替层叠的GaN层和InGaN层，且交替层叠的周期数为3
‑
8，所述应力释放层的总厚度为50
‑
300 nm，所述应力释放层中InGaN层的In组分所占摩尔比例为10%
‑
20%。6.根据权利要求1所述的发光二极管外延片，其特征在于，所述电子阻挡层包括周期性交替层叠的Al
a
Ga1‑
a
N层和In
b
Ga1‑
b
N层，且交替层叠的周期数为3
‑
15，所述电子阻挡层的总厚度为20
‑
50nm；所述Al
a
Ga1‑
a
N层中的a取值...

【专利技术属性】
技术研发人员：张彩霞，印从飞，程金连，胡加辉，金从龙，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：