阵列基板及显示面板制造技术

本申请提出了一种阵列基板及显示面板；该阵列基板包括多条数据线和多条扫描线，多条数据线与多条扫描线围成多个子像素单元，子像素单元包括衬底、设置衬底上的公共电极层和位于公共电极层一侧的有源层，有源层包括至少一个第一有源层和至少一个第二有源层，第一有源层位于阵列基板的薄膜晶体管内，至少一个第二有源层不位于所述公共电极层与所述数据线交叠的位置；本申请通过去除部分公共电极层来减少公共电极层与有源构件的正投影的交叠位置数量，进而减小因有源层自身厚度导致正负帧显示下的耦合电容不对称性，有效改善正负帧显示时因耦合电容难以抵消而导致的水平串扰问题。因耦合电容难以抵消而导致的水平串扰问题。因耦合电容难以抵消而导致的水平串扰问题。

Array base plate and display panel

【技术实现步骤摘要】
阵列基板及显示面板


[0001]本申请涉及显示技术的领域，具体涉及一种阵列基板及显示面板。

技术介绍

[0002]显示领域一般通过4K、8K等指代显示设备的分辨率，其表示显示设备的像素列总数。当前，8K产品一般是基于5道光罩(5Mask)技术进行开发和量产，为了进一步降低生产成本，现开发出了4道光罩(4Mask)技术的8K产品。
[0003]但是，4道光罩的8K产品技术开发难度较大，而且存在较为严重的水平串扰问题，其主要是因为阵列基板上相邻两个子像素单元交界处的有源材料因减少一道光罩导致无法去除，该有源材料与公共电极层、数据信号金属线之间存在耦合电容，正负帧显示时该耦合电容因有源材料自身厚度的原因产生不对称性，导致正负帧显示时的耦合电容难以抵消，进而导致水平串扰。

技术实现思路

[0004]本申请提供一种阵列基板及显示面板，以改善当前4道光罩的8K显示产品正负帧显示时的耦合电容难以抵消而产生水平串扰的技术问题。
[0005]为解决上述技术问题，本申请提供的技术方案如下：
[0006]本申请提供一种阵列基板，包括多条数据线和多条扫描线，多条所述数据线与多条所述扫描线围成多个子像素单元；其中，所述子像素单元包括：
[0007]衬底；
[0008]公共电极层，设置在所述衬底上；以及
[0009]有源层，设置于所述公共电极层的一侧，所述有源层包括至少一个第一有源层和至少一个第二有源层，所述第一有源层位于所述阵列基板的薄膜晶体管内；
[0010]其中，至少一个所述第二有源层不位于所述公共电极层和所述数据线交叠的位置处。
[0011]在本申请的阵列基板中，在第一方向上，相邻的两个所述子像素单元的所述公共电极层之间设置有电极连接部，所述第一方向与所述扫描线的延伸方向平行；
[0012]其中，所述电极连接部靠近所述薄膜晶体管设置，以及至少一个所述第二有源层在所述公共电极层上的正投影与所述电极连接部不重叠。
[0013]在本申请的阵列基板中，所述公共电极层包括沿所述第一方向延伸的第一电极走线，所述第一电极走线靠近所述薄膜晶体管设置；
[0014]其中，在所述第一方向上，相邻的两个所述公共电极的所述第一电极走线通过所述电极连接部连接。
[0015]在本申请的阵列基板中，所述公共电极层还包括至少一条沿第二方向延伸的第二电极走线，所述第一电极走线与所述第二电极走线连接；
[0016]其中，所述第二方向与所述数据线的延伸方向平行。
[0017]在本申请的阵列基板中，所述子像素单元还包括设置于所述公共电极层上的像素电极层；
[0018]其中，所述第二电极走线与所述第一电极走线的中点连接，以及所述第二电极走线在所述像素电极层上的正投影位于所述像素电极层内。
[0019]在本申请的阵列基板中，所述公共电极层还包括沿所述第一方向延伸的第三电极走线，所述第三电极走线在所述像素电极层内的正投影位于所述像素电极层内；
[0020]其中，所述第三电极走线与所述第二电极走线交叉设置，以及所述第三电极走线的中点与所述第二电极走线的中点重合。
[0021]在本申请的阵列基板中，所述公共电极层还包括沿所述第一方向延伸的第四电极走线，所述第四电极走线与至少一条所述第二电极走线连接，以及所述第四电极走线远离所述薄膜晶体管设置，所述第四电极走线的相对两端与所述数据线不交叠。
[0022]在本申请的阵列基板中，所述第二电极走线的数量为两条，两条所述第二电极走线分别与所述第一电极走线的相对两端电性连接；
[0023]其中，所述第四电极走线的相对两端分别与两条所述第二电极走线远离所述第一电极走线的端部连接。
[0024]在本申请的阵列基板中，所述第一电极走线在所述第二方向上的宽度小于所述第二电极走线在所述第一方向上的宽度。
[0025]本申请还提出了一种显示面板，包括对置基板、液晶层和所述阵列基板，所述阵列基板与所述对置基板相对间隔设置，所述液晶层设置在所述阵列基板和所述对置基板之间。
[0026]有益效果
[0027]本申请通过将所述有源层的至少一个所述第二有源层在所述公共电极层上的正投影设置为与所述公共电极层不重叠，即通过去除部分所述公共电极层来减少所述公共电极层与所述有源层、数据线的正投影的交叠位置数量，进而减小所述第二有源层与所述公共电极层及所述数据线之间的耦合电容在正负帧显示下因有源材料自身厚度的原因产生不对称性，有效改善正负帧显示时因耦合电容难以抵消而导致的水平串扰问题。
附图说明
[0028]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0029]图1是本申请
技术介绍
中的阵列基板的像素结构示意图；
[0030]图2是本申请所述阵列基板的第一种像素结构示意图；
[0031]图3是本申请所述阵列基板的第二种像素结构示意图；
[0032]图4是本申请所述阵列基板的第三种像素结构示意图；
[0033]图5是本申请所述阵列基板的第四种像素结构示意图；
[0034]图6是本申请所述阵列基板的第五种像素结构示意图；
[0035]图7是本申请所述阵列基板的第六种像素结构示意图；
[0036]图8是本申请所述阵列基板的第七种像素结构示意图；
[0037]图9是本申请所述阵列基板的第八种像素结构示意图；
[0038]图10是本申请所述阵列基板的第九种像素结构示意图；
[0039]图11是本申请所述阵列基板的第十种像素结构示意图。
[0040]附图标记说明：
[0041]子像素单元100、薄膜晶体管区101、像素电极区102、数据线200、扫描线300、公共电极层400、第一电极走线411、第二电极走线412、第三电极走线413、第四电极走线414、电极连接部420、有源层500、第二有源层510、第一有源部511、第二有源部512、薄膜晶体管600。
具体实施方式
[0042]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
[0043]显示领域一般通过4K、8K等指代显示设备的分辨率，其表示显示设备的像素列总数。当前，8K本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括多条数据线和多条扫描线，多条所述数据线与多条所述扫描线围成多个子像素单元；其中，所述子像素单元包括：衬底；公共电极层，设置在所述衬底上；以及有源层，设置于所述公共电极层的一侧，所述有源层包括至少一个第一有源层和至少一个第二有源层，所述第一有源层位于所述阵列基板的薄膜晶体管内；其中，至少一个所述第二有源层不位于所述公共电极层和所述数据线交叠的位置处。2.根据权利要求1所述的阵列基板，其特征在于，在第一方向上，相邻的两个所述子像素单元的所述公共电极层之间设置有电极连接部，所述第一方向与所述扫描线的延伸方向平行；其中，所述电极连接部靠近所述薄膜晶体管设置，以及至少一个所述第二有源层在所述公共电极层上的正投影与所述电极连接部不重叠。3.根据权利要求2所述的阵列基板，其特征在于，所述公共电极层包括沿所述第一方向延伸的第一电极走线，所述第一电极走线靠近所述薄膜晶体管设置；其中，在所述第一方向上，相邻的两个所述公共电极的所述第一电极走线通过所述电极连接部连接。4.根据权利要求3所述的阵列基板，其特征在于，所述公共电极层还包括至少一条沿第二方向延伸的第二电极走线，所述第一电极走线与所述第二电极走线连接；其中，所述第二方向与所述数据线的延伸方向平行。5.根据权利要求4所述的阵列基板，其特征在于，所述子像素单元还包括设置于所述公共电极层上的像素电极层；其中，所...

【专利技术属性】
技术研发人员：施佼佼，徐洪远，郭力，苏东明，张伟伟，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：