一种高能效相位量化的ADC系统技术方案

本发明专利技术公开了一种高能效相位量化的ADC系统，包括：时钟模块、采样保持电路模块、比较器模块、数字控制模块、寄存器模块、以及参考电平生成模块；其中，采样保持电路模块是用于对输入信号I以及输入信号Q进行采样并保持；比较器模块是用于比较输入的信号大小并输出数字码结果；时钟模块是用于产生系统内需要的时钟信号；数字控制模块是用于产生系统内的控制信号；寄存器模块是用于存储输出信号；参考电平生成模块是用于产生参考电平。本发明专利技术能将输入信号的相位信息转变为数字码信息，并且相对以往结构拥有更高能效。往结构拥有更高能效。往结构拥有更高能效。

【技术实现步骤摘要】
一种高能效相位量化的ADC系统


[0001]本专利技术涉及模拟数字转换领域，更具体地说是一种高能效的相位量化的ADC系统。

技术介绍

[0002]基于相位量化模数转化器(PhaseAnalog
‑
to
‑
Digital Converter,PHADC)能直接对相位进行量化，与传统通过I/Q幅度量化实现相位量化的方式相比，具有更紧凑、抗干扰更强的特点。PHADC的基本原理是将相位量化的过程转换为检测I和Q信号旋转投影的过零点的过程，传统结构市采用电阻桥式结构，通过电阻桥分压达到移相，但功耗大、能效差。
[0003]文献[MASMOUDI S,GHAZEL A,LOUMEAU P.Phase data converter design for IEEE802.15.4
‑
based wireless receiver[C]//14th IEEE Int ConfElec Circ&Syst.Marrakech,Morocco.2007:955
‑
958.本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高能效相位量化的ADC系统，其特征在于，包括：时钟模块、采样保持电路模块、比较器模块、数字控制模块、寄存器模块以及参考电平生成模块；所述时钟模块接收外部的时钟信号CLK并输出采样时钟SAM、时钟信号CLK1‑
CLK5、时钟信号CLK
Q
和时钟信号CLK
I
；所述参考电平生成模块输出参考电平VREF1‑
VREF8给数字控制模块；所述采样保持电路模块接收外部输入的信号Q和信号I，并在所述采样时钟SAM的控制下，输出信号Q
S/H
和信号I
S/H
；在时钟信号CLK1的控制下，所述比较器模块对所述信号Q
S/H
的电压值与“0”电压值进行比较，得到的第一比较结果传输给所述寄存器模块，并由寄存器模块输出信号B1；在时钟信号CLK1的控制下，所述比较器模块对所述信号I
S/H
的电压值与“0”电压值进行比较，得到的第二比较结果传输给所述寄存器模块，并由寄存器模块输出信号B2；在时钟信号CLK2的控制下，所述比较器模块对所述信号Q
S/H
的电压值与参考电平VREF8的电压值进行比较，得到的第三比较结果传输给所述寄存器模块，并由寄存器模块输出信号B3；在时钟信号CLK3的控制下，所述数字控制模块根据所述信号B3对所述比较器模块的输入进行选择操作，若信号B3为1，则所述数字控制模块选择所述信号I
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号I
S/H
的电压值与参考电平VREF4的电压值进行比较，得到的第四比较结果传输给所述寄存器模块，并由寄存器模块输出信号B4；若信号B3为0，则所述数字控制模块选择信号Q
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号Q
S/H
的电压值与参考电平VREF4的电压值进行比较，得到的第四比较结果传输给所述寄存器模块，并由寄存器模块输出信号B4；在时钟信号CLK4的控制下，所述数字控制模块根据所述信号B3和信号B4对所述比较器模块的输入进行选择操作，若信号B3为1且信号B4为1，则所述数字控制模块选择信号I
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号I
S/H
的电压值与参考电平VREF6的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；若信号B3为1且信号B4为0，则所述数字控制模块选择信号I
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号I
S/H
的电压值与参考电平VREF2的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；若信号B3为0且信号B4为1，则所述数字控制模块选择信号Q
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号Q
S/H
的电压值与参考电平VREF6的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；若信号B3为0且信号B4为0，则所述数字控制模块选择信号Q
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号Q
S/H
的电压值与参考电平VREF2的电压值进行比较，得到的第五比较结果传输给所述寄存器模块，并由寄存器模块输出信号B5；在时钟信号CLK5的控制下，所述数字控制模块根据所述信号B3、信号B4和信号B5对所述比较器模块的输入进行选择操作，若信号B3为1且信号B4为1且信号B5为1，则所述数字控制模块选择信号I
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号I
S/H
的电压值与参考电平VREF7的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为1且信号B5为0，则所述数字控制模
块选择信号I
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号I
S/H
的电压值与参考电平VREF5的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为0且信号B5为1，则所述数字控制模块选择信号I
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号I
S/H
的电压值与参考电平VREF3的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为1且信号B4为0且信号B5为0，则所述数字控制模块选择信号I
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号I
S/H
的电压值与参考电平VREF1的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为1且信号B5为1，则所述数字控制模块选择信号Q
S/H
的电压值并传输给所述比较器模块，使得所述比较器模块对所述信号Q
S/H
的电压值与参考电平VREF7的电压值进行比较，得到的第六比较结果传输给所述寄存器模块，并由寄存器模块输出信号B6；若信号B3为0且信号B4为1且信号B5为0，则所述数字控制模块选择信号Q
S/H
...

【专利技术属性】
技术研发人员：陈红梅，王学锐，尹勇生，邓红辉，孟煦，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：