一种频率合成器及频率合成方法技术

本发明专利技术公开了一种频率合成器及频率合成方法，所述频率合成器包括大步进锁相环及直接数字频率合成器，还包括：正交混频器及跟踪锁相环；所述正交混频器分别与所述大步进锁相环及直接数字频率合成器相连，用于将大步进锁相环产生的大步进频率和直接数字频率合成器产生的低频频率进行混频，产生一个单边带单音信号；所述跟踪锁相环与所述正交混频器相连，用于接收所述正交混频器输出的单边带单音信号，滤除所述信号的边带泄漏和本振泄漏。本发明专利技术可实现宽带、小步进、低杂散、低噪声的频率合成器及频率合成方法，并具有硬件结构简单，容易实现的特点。

【技术实现步骤摘要】

本专利技术涉及无线通讯
，尤其涉及一种射频收发器中的频率合成 器及频率合成方法。
技术介绍
近年来由于无线通信技术的飞速发展，相关领域的集成电路的设计研究 也受到越来越多的关注。频率合成器用于产生本地振荡信号，是无线射频收 发器前端中最重要的一个模块。目前实现小步进频率合成器的方案都采用锁相环路(PLL)，锁相环路(PLL)是一种以消除频率误差为目的的自动控制电 路，它利用相位误差信号电压去消除频率误差，具体来说是一个使输出信号 (由振荡器产生)与参考信号或输入信号在频率和相位上同步的电路。锁相 环一般由鉴相器PD (或鉴频鉴相器PFD)、环路滤波器(LPF)、压控振 荡器(VCO)组成。在同步(通常称为锁定)状态下，振荡器输出信号和参考信号的相位差 为零或保持常数，没有频差。如果出现相位误差， 一种控制机理作用在压控 振荡器上，使得相位误差再次减小到最小。在这样的控制系统中，实际输出 信号的相位锁定到参考信号的相位。因而我们称之为锁相环。现有的小步进频率合成器有如下几种方案参照图l所示，为第一种频率合成器的结构示意图，即直接数字频率合 成器(DDS)直接激励锁相环路(PLL)。如图所示，DDS的输出直接与锁相环路(PLL)相连。这种方案具有很高 的频率分辨率，可以在不改变PLL分频比的情况下提高PLL的频率分辨率， 但是如果DDS输出信号中，落在PLL的环路带宽内的杂散和相噪无法抑制， 经过PLL倍频作用后，这些噪声会恶化201gN dB(分贝)，其中N = Fout/Fdds,Fdds为DDS的输出频率，Fout是合成器输出频率。参照图2所示，为第二种频率合成器的结构示意图，即DDS输出与PLL 反馈支路混频，然后再送入鉴相器。这种方法利用了 DDS高分辨率的特点， 因此PLL可以采用较高的参考频率，不但提高了 PLL的转换时间，同时也 克服了因倍频而引起的杂散和相噪恶化，但是由于混频后会产生镜像干扰， 因此锁相环路内需要引入带通滤波器(BPF)来滤除干扰，设计环路滤波器 的时候必须考虑带通滤波器的影响，增加了环路的设计难度。参照图3所示，为第三种频率合成器的结构示意图，即DDS直接与PLL 混频。这种频率合成器有效的克服了前两种频率合成器的缺点，既不会恶化 DDS输出的杂散和相噪，也不会增加PLL设计的难度。由于PLL的作用只 是将DDS输出上变频，提高了最终输出的频率，但是DDS的输出频率Fdds 一般远远小于PLL的输出频率Fpll,混频后输出频率为Fpll土Fdds，如果要 求频率合成器的输出范围大于2Fdds,则很难用BPF分离混频之后的和频 Fpll + Fdds与差频Fpll - Fdds 。所以这种方式不能实现宽带。参照图4所示，为第四种频率合成器的结构示意图，即DDS在PLL的 反馈支路上作为分频器，然后进入鉴相器。这种方法的输出在环路带宽以外， 杂散抑制很好，但是PLL对环路带宽以内的杂散却毫无抑制作用，而且还 以201gN的关系恶化，所以一旦DDS输出在近端有杂散，那么PLL输出就 必然有更加恶化的杂散，在宽带连续的频率范围内，DDS在近端出现杂散 几乎是必然的，所以这种方法在宽带范围内应用时，在某些频率出现近端杂 散几乎是必然的。另外，VCO的输出还受限于DDS的最高输入频率。杂散和相噪一直是困扰频率合成器的两大课题，它也是直接影响射频系 统性能的两大指标。特别是在宽带，小步进的场合，这两个指标显得更为难 以实现。现有一种能实现宽带、低杂散、小步进性能的频率合成器，实现方 式为增加很多带通滤波器，分段进行滤波，虽然可以同时解决低杂散和宽带 问题，然而却使得频率合成器的构成复杂、不利于生产并增加了成本。
技术实现思路
本专利技术所要解决的技术问题是提供，实现频率合成器的宽带、低杂散、小步进性能，并且所述频率合成器及频率合 成方法具有实现简单的特点。为了解决上述技术问题，本专利技术提供了一种频率合成器，包括大步进锁 相环及直接数字频率合成器，所述频率合成器还包括正交混频器及跟踪锁相环；所述正交混频器分别与所述大步进锁相环及直接数字频率合成器相连， 用于将大步进锁相环产生的大步进频率和直接数字频率合成器产生的低频 频率进行混频，产生一个单边带单音信号；所述跟踪锁相环与所述正交混频器相连，用于接收所述正交混频器输出 的单边带单音信号，滤除所述信号的边带泄漏和本振泄漏。进一步的，所述频率合成器还包括低通滤波器及驱动放大器，所述低通 滤波器连接于所述直接数字频率合成器与所述正交混频器之间，用于滤除直 接数字频率合成器产生的高频远端杂波；所述驱动放大器连接于所述正交混 频器与所述跟踪锁相环之间，用于放大所述正交混频器输出的单边带单音信进一步的，所述大步进锁相环还包括第一鉴相器、第一环路滤波器及第 一压控振荡器，所述第一鉴相器、第一环路滤波器及第一压控振荡器依次相 连；所述跟踪锁相环还包括第二鉴相器、第二环路滤波器及第二压控振荡器， 所述第二鉴相器、第二环路滤波器及第二压控振荡器依次相连。进一步的，所述大步进锁相环还包括第一分频器，及所述跟踪锁相环还 包括第二分频器。进一步的，所述第 一鉴相器及所述第二鉴相器均为鉴频鉴相器。进一步的，所述第二鉴相器为射频的鉴频鉴相器。进一步的，所述第 一环路滤波器及所述第二环路滤波器均为低通滤波器。为了解决上述技术问题，本专利技术还提供了一种频率合成方法，所述方法 包括以下步骤(1)产生一大步进频率及一小步进频率；(2) 将所述大步进频率及所述小步进频率进行混频，产生一个单边带单音信号；(3) 滤除所述单边带单音信号的边带泄漏和本振泄漏。进一步的，步骤(i)中由大步进锁相环产生所述大步进频率，及由直 接数字频率合成器产生所述小步进频率。进一步的，步骤(2)中由正交混频器将所述大步进频率及所述小步进 频率进行混频。进一步的，步骤(3)中由跟踪锁相环滤除所述单边带单音信号的边带 泄漏和本^展泄漏。进一步的，所述大步进锁相环包括第一鉴相器、第一环路滤波器及第一 压控振荡器。进一步的，所述跟踪锁相环包括第二鉴相器、第二环路滤波器及第二压 控振荡器。进一步的，所述第 一鉴相器及所述第二鉴相器均为鉴频鉴相器。进一步的，所述第二鉴相器为射频的鉴频鉴相器。本文利用IQ混频器(正交混频器)将大步进锁相环产生的低相噪频率 与DDS产生的小步进频率单边带混频，产生一个单边带信号Fls + Fdds (或 者Fls - Fdds ),然后再经过跟踪锁相环滤除IQ混频器所产生的杂波(本振 泄漏和边带泄漏)，而又不恶化DDS和大步进频率噪声，从而实现一个宽 带、小步进、低杂散、低噪声的频率合成器，并具有结构简单，容易实现的 特点。附图说明图1为第一种频率合成器的结构示意图，即直接数字频率合成器(DDS) 直接激励锁相环路(PLL)。图2为第二种频率合成器的结构示意图，即DDS输出与PLL反馈支路 混频，然后再送入鉴相器。图3为第三种频率合成器的结构示意图，即DDS直接与PLL混频。图4为第四种频率合成器的结构示意图，即DDS在PLL的反馈支路上 作为分频器，然后进入鉴相器。图5为本专利技术的频率合成器的结构示意图。图6为本专利技术的频率合成方法的流程图。具体实施方式本专利技术利用DDS实现小步本文档来自技高网...

【技术保护点】
一种频率合成器，包括大步进锁相环及直接数字频率合成器，其特征在于，所述频率合成器还包括：正交混频器及跟踪锁相环；　　　　所述正交混频器分别与所述大步进锁相环及直接数字频率合成器相连，用于将大步进锁相环产生的大步进频率和直接数字频率合成器产生的低频频率进行混频，产生一个单边带单音信号；　　　　所述跟踪锁相环与所述正交混频器相连，用于接收所述正交混频器输出的单边带单音信号，滤除所述信号的边带泄漏和本振泄漏。

【技术特征摘要】

【专利技术属性】
技术研发人员：张辉，王西强，孟斐，
申请(专利权)人：北京创毅视讯科技有限公司，
类型：发明
国别省市：11[中国|北京]