一种隔离柱超结结构的优化方法技术

本发明专利技术提供的一种隔离柱超结结构的优化方法，适用于任意应用条件的该类超结结构，且综合考虑了温度的影响，通过一个目标函数和两个约束条件获得所有优化的设计参数，通过相同的优化过程进行不同次数的迭代可以获得不同误差精度的结果。本发明专利技术优化方法得到隔离柱超结结构比传统超结结构有更低的比导通电阻的设计参数取值范围，并证明低介电系数介质隔离柱超结结构的优越性。柱超结结构的优越性。柱超结结构的优越性。

An optimization method of super junction structure of isolation column

【技术实现步骤摘要】
一种隔离柱超结结构的优化方法


[0001]本专利技术属于半导体器件
，具体涉及一种低介电系数隔离柱超结结构的优化方法。

技术介绍

[0002]在电力电子技术中，超结结构的提出打破了功率器件中存在的硅极限问题，传统超结结构如图1所示。由于p柱对n柱内电场线的吸收作用，使得原本全部纵向通过n柱进入沟道的电场线一部分变为水平进入p柱再回到沟道，极大地优化了结构内部的电场分布，降低了峰值电场强度。相比于传统耐压层，相同击穿电压下超结结构的掺杂浓度可以得到极大的提高，进而降低比导通电阻。但超结结构也存在明显的问题，主要为Junction
‑
Field
‑
Effect Transitor(JFET)效应，JFET效应是由于n柱与p柱内的耗尽作用，导致n柱内存在一定宽度的耗尽区，减小了有效导通宽度。
[0003]在文献(X.B.Chen and J.K.O.Sin,“Optimization of the Specific On
‑
Resistance of the COOLMOS
TM”,IEEE TED,pp.344
‑
348(2001))中提出了在n柱2与p柱3中加入绝缘材料隔离柱5的结构，如图2所示。该结构通过二氧化硅层内承受的更多的压降，使得n柱内的耗尽区宽度变窄，提高有效导通宽度，从而降低器件的比导通电阻。但是，由于二氧化硅的介电系数小于硅的介电系数，p柱对n柱内电场线的吸引作用将会变弱，这会导致一定程度上n柱与沟道间的峰值电场的增加。文献(H.Kang and F.Udrea,“On the specific on
‑
state resistance of superjunc
‑
tion MOSFETs with a compensated pillar,”IEEE Electron Device Lett.,vol.39,no.12,pp.1904
–
1907,Dec.2018.)中提出在超结的n柱与p柱间加入一本征硅柱，起到与二氧化硅柱相同的作用，并提出了含有本征硅柱和二氧化硅柱的隔离柱超结结构的比导通电阻模型。然而，现有技术中，并未有在不牺牲耐压(Breakdown Voltage，BV)的情况下对比导通电阻(Specific ON
‑
Resistor，R
on,sp
)进行优化并确定二氧化硅隔离柱与本征硅隔离柱超结结构的技术。

技术实现思路

[0004]本专利技术的目的在于，针对
技术介绍
存在的缺陷，提出了一种隔离柱超结结构的优化方法。
[0005]为实现上述目的，本专利技术采用的技术方案如下：
[0006]一种隔离柱超结结构的优化方法，包括以下步骤：
[0007]步骤1、构建目标函数：
[0008][0009]其中，R
on,sp
(T)表示温度T下的比导通电阻，W表示超结结构中n柱与p柱的厚度，q表示单位电荷量，μ
n
(T)表示温度T下的电子迁移率(下标n表示电子)，
N表示n柱和p柱的掺杂浓度(n柱和p柱的掺杂浓度相同)；n(T)表示温度T下的电子浓度，A(T)为与温度T有关的参量，通过求解下列方程可得：
[0010][0011]其中c(T)为与温度有关的指数函数，c(T)＝exp{
‑
1.08+4.73
×
10
‑4×
[9
×
104/936
‑
T2/(T+636)]/0.0258}，γ表示隔离柱5的宽度与整个超结结构的宽度b之间的比值，0<γ<1，b表示整个超结结构的宽度，T表示温度(Temperature)；
[0012]W
c,eff
(T)表示与温度有关的n柱内有效导通宽度(effective conducting width)：
[0013][0014]其中，ε
S
为硅的相对介电系数(下标S表示硅，Silicon)，W
d,D
(T)表示温度T下的靠近漏极的耗尽区宽度(下标d和D分别表示耗尽区depletion和漏极Drain)，ε表示隔离柱的介电系数(ε≥1)，W
d,S
(T)表示温度T下的靠近源极的耗尽区宽度(下标d和S分别表示耗尽区depletion和源极Source)，V
DS
表示超结结构的外加电压(Drain
‑
to
‑
Source Voltage)，N表示n柱和p柱的掺杂浓度(n柱和p柱的掺杂浓度相同)；
[0015][0016][0017]其中，V
bi
(T)表示温度T下的内建电势(built
‑
in potential)，
[0018]步骤2、构建第一约束条件：
[0019][0020]其中，I
n
表示电离积分(下标n表示电子)，α
n
和α
p
分别表示电子和空穴的碰撞电离率(下标n和p分别代表电子和空穴)，w和y为自变量；
[0021][0022][0023]其中，a
n
和b
n
为电子碰撞电离率中的系数，a
n
＝7.03
×
105cm
‑1，b
n
＝9.566
×
105cm
‑1；a
p
和b
p
为空穴碰撞电离率中的系数，a
p
＝1.528
×
106cm
‑1，b
p
＝1.582
×
106cm
‑1；E
y
(x,y)为坐标(x,y)处沿y轴的纵向电场强度，当x＝0时，E
y
(0,y)表示在x＝0路径上的点的电场强度，其中x为n柱2的宽度方向，y为n柱2的厚度方向，0≤y≤W，如图2所示；
[0024][0025]其中，BV为反向击穿电压，m为1至无穷大的正整数，t
m
和B
1m
均为与m有关的参量，t
m
＝mπ/W，K
N
＝4qNW2/ε
S
·
sin(mπ/2)/(mπ)3，γ
1m
和γ
2m
为与m有关的参量，γ
1m
＝0.5(1
‑
γ)bt
m
，γ
2m
＝γbt
m
，k
r
为隔离柱相对介电系数和硅的相对介电系数的比值(下标r表示relative)，k
r
＝ε/ε
S
，y为坐标(0，y)中的纵坐标的值，sech表示双曲正本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种隔离柱超结结构的优化方法，其特征在于，包括以下步骤：步骤1、构建目标函数：其中，R
on,sp
(T)表示温度T下的比导通电阻，W表示超结结构中n柱与p柱的厚度，q表示单位电荷量，μ
n
(T)表示温度T下的电子迁移率，N为n柱和p柱的掺杂浓度；n(T)表示温度T下的电子浓度，A(T)为与温度T有关的参量，通过求解下列方程可得：其中c(T)＝exp{
‑
1.08+4.73
×
10
‑4×
[9
×
104/936
‑
T2/(T+636)]/0.0258}，γ表示隔离柱的宽度与整个超结结构的宽度b之间的比值，0<γ<1，b表示整个超结结构的宽度，T表示温度；W
c,eff
(T)表示与温度有关的n柱内有效导通宽度：其中，ε
S
为硅的相对介电系数，W
d,D
(T)表示温度T下的靠近漏极的耗尽区宽度，ε表示隔离柱的介电系数，W
d,S
(T)表示温度T下的靠近源极的耗尽区宽度，V
DS
表示超结结构的外加电压；压；其中，V
bi
(T)表示温度T下的内建电势，步骤2、构建第一约束条件：
其中，I
n
表示电离积分，α
n
和α
p
分别表示电子和空穴的碰撞电离率；分别表示电子和空穴的碰撞电离率；其中，a
n
＝7.03
×
105cm
‑1，b
n
＝9.566
×
105cm
‑1；a
p
＝1.528
×
106cm
‑1，b
p
＝1.582
×...

【专利技术属性】
技术研发人员：张浩悦，黄海猛，郭新凯，童星豪，
申请(专利权)人：电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：