迭代解码方法及迭代解码设备技术

一种迭代解码方法，包括以下步骤：　　　　针对多个第一码字，执行第一误差校正处理；　　　　针对多个第二码字，执行第二误差校正处理；以及　　　　针对所述第二误差校正处理使其误差数量减少了的一个或多个第一码字，执行第三误差校正处理，而针对所述第二误差校正处理并未使其误差数量减少的一个或多个第一码字，跳过所述第三误差校正处理。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种针对链接码或乘积码的迭代解码方法及其迭代解码设备。
技术介绍
链接码是其中将外码和内码两个不同的码相互链接的代码。已知的是，通过交替和迭代地执行内码解码处理和外码解码处理多次，改进了链接码的误差校正能力。图1是示出了传统迭代解码电路的结构的示例的示意图。在图1中，第一级内码解码器101对接收到的数据R进行解码。第一级内码解码器101对接收到的数据R的误差进行校正。由第一级解交织器102对所得到的误差校正后的数据DI1进行解交织。第一级外码解码器103对所得到的解交织数据Ddeint1进行解码。第一级外码解码器103对第一级解码器101未校正的误差进行校正。由第一级交织器104对所得到的误差校正后的数据DO1进行交织。第二级内码解码器105对所得到的交织数据Dint1进行解码。第二级内码解码器105对第一级外码解码器103未校正的误差进行校正。由第二级解交织器106对所得到的误差校正后的数据DI2进行解交织。第二级外码解码器107对所得到的解交织数据Ddeint2进行解码。第二级外码解码器107对第二级内码解码器105未校正的误差进行校正。输出所得到的误差校正后的数据DO2。在迭代解码电路中，内码解码器迭代地执行针对接收到的数据的内码解码处理，而外码解码器迭代地执行针对由内码解码器解码后的数据的外码解码处理。前述解码电路迭代地执行内码解码处理和外码解码处理各两次。解码电路可以重复执行这些处理各三次或更多次。接下来，描述了作为一类链接码的乘积码。图2是示出了乘积码的示例的示意图。参照图2，将校验符号加入到信息符号中。在图2中，已编码数据由M×N个符号组成(其中，M和N是正整数)。在这M×N个符号中，MO×NO个符号是信息符号。除了信息符号以外的部分由校验符号组成。乘积码是其中分别沿垂直和水平方向对两种不同代码进行交织的代码。换句话说，乘积码由沿水平和垂直两个不同方向排列的两个误差校正码组成。相反，利用前述链接码，可以使用任何交织方法。在图2所示的示例中，乘积码由利用其沿垂直方向对信息符号进行编码的外码符号PO1到PONO以及利用其沿水平方向对信息符号进行编码的内码符号PI1到PIM组成。乘积码的一列对应于外码PO的一个码字，而乘积码的一行对应于内码PI的一个码字。作为误差校正码，使用如Reed-Solomon(RS)码和Bose-Chaudhuri-Hocquenghem(BCH)码等分组码。乘积码解码器通过对沿两个方向按照块进行编码的数据误差进行迭代地校正，来执行解码处理(误差校正处理)。接下来，将以针对作为一类链接码的乘积码的解码电路为示例，对传统链接码解码方法进行描述。图3是示出了传统迭代乘积码解码处理的示例的流程图。参照图3，首先，将循环次数(循环计数)复位为零(步骤S101)。之后，连续校正内码PI序列的码字的误差(步骤S102)。然后，连续校正外码PO序列的码字的误差(步骤S103)。然后，将循环计数器递增一(步骤S104)。之后，确定循环计数器的数值是否与预定的循环次数相匹配(步骤S105)。如果循环计数器的数值与预定的循环次数不匹配(确定结果为“否”)，则重复步骤S102到S104。相反，如果循环计数器的数值与预定的循环次数匹配(确定结果为“是”)，则解码处理完成。以这种方式，对内码PI序列的码字的误差以及外码PO序列的码字的误差迭代地校正多次。这是因为在针对每个码字的误差校正处理中能够校正的误差符号的最大数量是有限的。在不超过可校正符号数量的范围内，对误差符号进行校正。通过针对每个序列迭代地执行误差校正处理，逐渐校正了信息符号的误差符号。已知的是，迭代执行误差校正处理的次数越大，能够校正的误差符号的数量也越大。在日本专利未审公开公布No.2000-101447中，描述了这种乘积码解码电路的示例(段落 到 ，图1)(此后，称为专利文献1)。图4是示出了专利文献1所描述的乘积码解码电路200的结构的示意图。参照图4，乘积码解码电路200包括码输入/输出电路201、线路缓冲器202、误差校正电路203、控制器204和校正状态存储电路205。此外，误差校正电路203包括校正子计算电路211、误差定位多项式/误差值多项式计算电路212、误差位置检测/校正电路213、误差定位多项式次数/检测误差数比较电路214。在图4中，参考数字300表示作为向和从码输入/输出电路201发送和接收数据的外部单元的缓冲存储器。乘积码解码电路200对PI序列(内码)和PO序列(外码)中的每一个的每个码字的误差符号进行校正。校正状态存储电路205存储校正的误差符号的结果。控制器204查阅存储在校正状态存储电路205中的校正标记，从而对具有误差符号的码字执行误差校正处理，而对于不具有误差符号的码字以及其误差符号已经被校正了的码字，跳过误差校正处理。结果，减少了进行校正处理的码字数量，而且减少了误差校正处理的计算量。接下来，假设乘积码解码电路200的误差校正处理的迭代次数是两次，参照图5和图6，简要地对电路的操作进行描述。图5是示出了乘积码解码电路200的结构的示意图。图6是示出了乘积码电路200的操作的流程图。参照图5，乘积码解码电路200包括第一级内码解码器221、第一级外码解码器222、第二级内码解码器223和第二级外码解码器224。图5所示的第一级内码解码器221、第一外码解码器222、第二级内码解码器223和第二级外码解码器224设置于图4所示的误差校正电路203中。由图4所示的控制器204对这些单元进行控制。将随后将进行描述的残余误差标记存储在图4所示的校正状态存储电路205中。第一级内码解码器221将接收到的数据R分成内码字PI1到PIM。如果每个码字的误差符号的数量未超过误差可校正范围，则第一级内码解码器221执行针对误差符号的误差校正处理，并向下一级输出所得到的误差校正后的数据DI1。此外，第一级内码解码器221确定是否因为误差符号数量超过误差可校正范围，而使得针对内码字PI1到PIM中的每一个的误差符号的误差校正处理失败，并向第二级内码解码器223输出表示误差校正处理是否失败的残余误差标记REFI(步骤S111)。第一级外码解码器222将误差校正后的数据DI1分成外码字PO1到PONO。如果每个码字的误差符号的数量未超过误差可校正范围，则第一级外码解码器222执行针对每个内码字的误差符号的误差校正处理，并向下一级输出所得到的误差校正后的数据DO1。此外，第一级外码解码器222确定是否因为误差符号数量超过误差可校正范围，而使得针对外码字PO1到PONO中的每一个的误差符号的误差校正处理失败，并向第二级外码解码器224输出表示误差校正处理是否失败的残余误差标记REFO(步骤S112)。第二级内码解码器223将误差校正后的数据DO1分成内码字PI1到PIM。如果每个码字的误差符号的数量未超过误差可校正范围，则第二级内码解码器223执行针对每个内码字PI1到PIM的误差符号的误差校正处理，并向下一级输出所得到的误差校正后的数据DI2。但是，第二级内码解码器223根据残余误差标记REFI，跳过针对不具有误差符号的每个内码字的误差校正处理(步骤S113)。换句话说，第二级内码解本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：关克敏，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：