纠错解码器的钱搜索单元制造技术

一种结合了改进的钱搜索单元（１１００）的解码器和解码方法，其降低了存储需求和延迟时间。现有技术的钱搜索单元以迭代的方式处理差错位置多项式系数，起始的α指数为“０”，α随着每个时钟周期减小，直到指数减到－ｊ（Ｎ－１）。在改进的钱搜索单元（１１００）中，α指数起始值为－ｊ（Ｎ－１），随着每个时钟周期增至０。因此，在第一个时钟周期期间，多项式系数（１１００）通过预乘法器（１１５０）相乘，转送到复用器（１１２０），并且发送到寄存器（１１３０）以便存储。在后续时钟周期内，寄存器（１１３０）的输出被转送到另一个乘法器（１１４０），然后通过复用器（１１２０）发送回寄存器（１１３０）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及数字通信系统的检错和纠错。
技术介绍
任何现代数字通信系统的一项重要功能是差错控制编码。差错控制编码是通信领域中用于处理数字系统中的检错和纠错的技术。一般来说，检错/纠错方案一般用于确保在数字数据的存储和传输过程中，不引入数据差错，或者可选地，如果数据引入了差错，可以纠正引入的错误。通过向数据增加冗余以实现数据的检错和/或纠错的能力。传输或存储的数据中包含冗余位导致编码信号或字段的组成要比未编码原始信号或字段具有更多位。检错/纠错中一种常用方案通过使用被称作里德-所罗门(ReedSolomon)的编码。里德-所罗门码是非二进制系统循环线性分组编码。非二进制码的码元由几位组成。如里德-所罗门编码的非二进制码非常适于校正突发的差错，因为这些编码的校正是在码元级别上完成的。如里德-所罗门码的系统码生成包括未改变形式的报文码元的码字。解码器将可逆数学函数应用在报文码元上以产生冗余，或奇偶码元。然后，通过将奇偶码元附加在报文码元之后形成码字。里德-所罗门码被认为是循环码，因为任何有效码字的循环移位同样产生另一个有效码字。循环码字的流行是因为其可以通过高效并且廉价的解码技术实现。最后，里德-所罗门码被认为是线性的，因为任何两个有效码字相加将得到另一个有效码字。典型的里德-所罗门解码器包括下列主要组件模块 (i)伴随式生成模块，(ii)差错多项式模块，(iii)差错位置模块，以及(iv)差错数量模块，(v)纠错模块，以及(vi)延迟模块。伴随式生成模块用于接收码字和根据码字生成伴随式。该伴随式用于在差错多项式模块中生成差错多项式。差错多项式传输到差错位置和差错数量模块，其中分别确定码字的差错位置和数量。差错向量是根据差错的位置和数量产生的。延时的接收码字通过纠错模块使用与特定码字对应的差错向量进行纠错。里德-所罗门解码器中用于执行差错位置模块的一个常见方法是通过使用称作钱(Chien)的模块(或钱搜索)，其使用高强度钱算法以计算多项式所有可能的值。钱模块由一些单个的钱单元组成。钱搜索单元(参见图11)是用于执行差错位置多项式的单阶或系数的硬件，因此共有(t+1)阶(因为差错多项式位置具有最大次数为t次以及t次多项式具有(t+1)个系数)。典型的钱搜索单元以迭代方式处理差错位置多项式系数。在第一次迭代中，复用器接收与正在处理的码字对应的合适的多项式系数，并将多项式系数发送到寄存器。在后续时钟周期中，寄存器的输出首先进入伽罗华(Galois)域乘法器，然后通过复用器反回到寄存器进行存储。该过程共执行N个时钟周期，其中N为码字长度。与这种实现相关的问题在于差错位置是按照对应码字字节的逆序生成的，因此在被添加到码字进行校正前，需要通过LIFO模块进行逆序。LIFO模块是包括多个寄存器的硬件存储元件。一旦所有寄存器存满，LIFO模块发送其输出。最后输入的元素成为第一个输出元素，依次类推。使用LIFO模块存在两个问题其一是LIFO模块为较大的存储元件，并且因此增加了IC的门数和功耗。另一个问题是，LIFO模块带来了N个时钟周期的延迟。该延迟发生是因为LIFO模块需要N个时钟周期来完成初始存满，并且直到最后的元素被读入LIFO才生成输出。
技术实现思路
应用本专利技术有利于解决现有技术相应问题。本专利技术在差错位置模块中生成与每个码字顺序相同的系数差错位置，这样不需要使用LIFO模块。本专利技术是用于计算根据单元中与系数对应的码字而生成的单个差错位置多项式系数的方法和装置，其中接收与接收码字相对应的差错位置多项式系数。在第一个时钟周期中，差错位置多项式系数通过负指数的伽罗华域乘法器相乘。负指数的值是与该单元相对应的阶数和码字长度(N)的函数。相乘结果作为单元输出。单元输出结果通过具有正指数的伽罗华域乘法器迭代相乘N-1次。第二个伽罗华域乘法器的正指数值是阶数的函数。附图说明参照本专利技术的以下描述应该结合附图，其中图1是具有纠错方案的数字数据传输系统的示意方框图；图2是说明典型纠错方案的方法流程图；图3是示意不同纠错方法的分层表示；图4是示意里德-所罗门解码器的方框图；图5是示意应用本专利技术原理的里德-所罗门解码器典型实施方式的方框图；图6是示意根据本专利技术原理说明的典型的内部解码器握手协议的方框图；图7是示意根据本专利技术原理，里德-所罗门解码器典型实施例中功能模块之间握手协议的方框图；图8是根据本专利技术原理的典型里德-所罗门解码器的时序图，说明了使用内部模块信号交换的解码器效率；图9是根据本专利技术原理，除钱/Fomey模块之外应用钱模块的里德-所罗门(RS)解码器的典型实施方式的方框图；图10是在里德-所罗门解码器中实现的典型的现有技术钱搜索单元的方框图；以及图11是根据本专利技术原理，在里德-所罗门解码器中实现减少存储需求和延迟的改进钱搜索单元的方框图。具体实施例方式图1根据本专利技术原理，描述了包括检错/纠错方法的数字数据传输系统100的方框图。检错/纠错方法通常应用于保证在数据的传输和存储期间，不会引入数据差错，或者如果数据引入差错，可以纠正引入的错误。通过向数据增加冗余来实现数据检错/纠错功能。传输中或存储的数据中包含冗余位导致编码信号或字段具有比未编码信号或字段更多的位数。附加开销的补偿是检错或者检错并纠错的功能。通常根据编码增益来测量使用差错控制编码获得的性能改进。假设一个未编码通信系统在信噪比(SNR)30dB时达到一给定误码率(BER)。如果系统添加编码增益为3dB的差错控制编码方法，则该编码系统将能够在信噪比为27dB时达到该误码率。或者如果系统工作时的信噪比为30dB，则编码系统所达到的误码率将与信噪比为33dB的未编码系统相同。编码增益的性能在于其允许通信系统(i)在比未编码可能低的SNR中保持所希望BER；(ii)在给定NR时相比未编码系统能够达到较高的BER。通过实施例的方式，编码器110的功能是接受来自数据源的数字数据，并且将数据通过信道发送或者存储在存储介质(图上集中显示为信道或存储设备115)或者操作或处理数据。通常情况是，在传输或存储过程中，噪声或差错125可能被引入数据，因而破坏或改变原始数字数据的形式。解码器120的功能是检错并纠错或仅仅是检测数字数据的指定部分是否受到破坏。图2是说明在发射机/信道/接收机环境中应用的各种检错/纠错处理过程的流程图。尽管上下文已经有所描述，但是现有技术人员显然清楚这种检错/纠错处理也能应用在广播传输，数字数据存储，或对数据进行处理或操作的任何过程中(以数据段，包，流等形式存在的数据)。作为实施例，仅仅说明但不限于下述可以使用检错/纠错方法提高性能，完整性和可靠性的技术/设备(i)各种存储设备，包括但不限于磁带，光盘(CD)，数字化通用盘(DVD)，条形码等；(ii)无线或移动通信(包括蜂窝电话，双向收发机，微波连接等)；(iii)卫星通信；(iv)数字无线电，数字电视(DTV)，数字视频广播(DVB)等；(v)调制解调器，包括但不限于电缆，V.pcm，ADSL，xDSL等。按照步骤210，在初始建立连接，协定传输信道参数后，传输源将数字数据处理为可传输的形式。按照步骤215，在传输之前，源产生差错码；差错码部分至少基于要传输的数字数据的值，因此提供数据冗余度。按照本文档来自技高网...

【技术保护点】
在用于码字的差错检测的解码器中，一种用于计算单个差错位置多项式系数的方法，该系数根据与所述单个差错位置多项式系数对应的单元中的所述码字而生成，所述方法包括步骤：接收与所述码字对应的差错位置多项式系数（１１１０）；在与所述码字 的处理对应的第一个时钟周期中，通过具有负指数部分（１１５０）的伽罗华域乘法器乘以所述差错位置多项式系数（１１１０），其中所述负指数部分是与所述单元对应的阶数（ｊ）和所述码字长度（Ｎ）的函数，所述的乘法步骤的结果为单元输出；以及使用具 有正指数（１１４０）的伽罗华域乘法器在随后的Ｎ－１个时钟周期内，迭代乘以所述单元输出，其中所述正指数是所述阶数（ｊ）的函数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：LR小利特温，D韦莱斯，
申请(专利权)人：汤姆森许可公司，
类型：发明
国别省市：FR[法国]