用于递归运算数据的电路制造技术

本发明专利技术涉及一种电路，该电路基于由至少一个运算设备（３１）运算得到的第一数据集运算第二数据集，该运算设备能够在预先定义的多个时钟周期内运算一个数据。该运算设备具有一个输入端（３１１）和一个输出端（３１２）。该电路包括传输装置（３２），用于在多个时钟周期内将第一数据集的一个数据从所述运算设备的输出端传输到输入端，该时钟周期数量取决于第一数据集的数据数量和预先定义的运算一个数据所必须的时钟周期数量。在每个时钟周期有一个数据通过所述传输装置进行传输。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一个电路，该电路基于第一数据集运算第二数据集，由至少一个运算设备运算得到第一数据集，该运算设备能够在预先定义的时钟周期内运算一个数据，上述运算设备有一个输入和一个输出。本专利技术还涉及一个系统，用于运算一个交错器(interleaver)的列内置换元素，一个包含该系统的解码电路，一个包含该解码电路的电子设备和一个通信网络。本专利技术生成一个应用，例如，在一个卫星通信系统或者一个采用UMTS(UMTS＝通用移动电信系统)标准的系统，诸如一个第三代移动电话。
技术介绍
某些数据处理系统执行一个数据的递归运算，其运算一个数据集需要基于另外一个数据集。例如可以执行一个数据bj的运算，其中i和j为系数，i从0变化到n，j从0变化到m，m和n为非零整数。这在幂矩阵的运算中是典型的运算。图1为这样一个处理系统要运算的数据的一个例子。在本例子中，整数m为9，整数n为4。要运算5个数据集，b0到b9，b0到b9，b0到b9，b0到b9，b0到b9。处理系统分别运算b0到b9，然后是b0到b9，依此类推。一个数据集是基于在前的数据集。例如，b0是关于b0的一个函数fb0＝f(b0)类似地，b1＝f(b1)，b2＝f(b2)，依此类推。一般地bi＝f(bj)图2示出了执行上述运算的一个电路。该电路包括一个存储器21，一个控制器22和一个运算设备23。以下例子叙述了基于第一数据集b0到b9运算第二数据集b0到b9。在本例子中，采用运算设备23运算一个数据需要一个时钟周期。第一数据集b0到b9的数据存储在存储器21中。在一个时钟周期中，将b0发送到运算设备23，该设备则运算b0。然后将该数据存储在存储器21中。在下一个时钟周期，将b1发送到运算设备23，该设备则运算b1。然后将该数据存储在存储器21中。电路类似地处理从b2到b9的运算。控制器22控制将第一数据集的数据发送到运算设备23用于运算第二数据集的数据。为了实现该控制，控制器22从存储器21中生成保存上述第一数据集数据的一个地址。存储器21是一个RAM存储器(RAM＝随机存取存储器)。当存储器21从控制器22收到一个地址时，就将存储在该地址中的数据发送到运算设备23。因此该电路需要一个随机存取存储器和一个控制器。该存储器和该控制器占据大量硅表面并且采用大量电流。这是它的一个缺点，特别是在诸如移动电话等的便携式电子设备中。事实上，在便携式电子设备中，有效的硅表面是有限的。而且，此类设备是用电池供电的，为了避免频繁的对电池充电，低电流消耗是必要的。
技术实现思路
本专利技术的一个目的是提供一种基于第一数据集运算第二数据集的电路，上述电路占用较少的硅平面，并且有较低的电流消耗。根据本专利技术和在开始段中所叙述的电路有如下特征，它包括在若干个时钟周期内，将第一数据集从上述运算设备的输出端传输到输入端的传输设备，该时钟周期数量依赖于第一数据集的数据数量和预先定义的运算一个数据所必须的周期数量，在每个时钟周期，有一个数据通过上述传输设备进行传输。当运算设备运算第一数据集的一个数据并且几个时钟周期后利用该数据进行运算第二数据集的数据时，该第一数据集的数据通过传输设备传输到运算设备的输入端，该操作仅由上述时钟控制。传输装置是在运算设备要用到该第一数据集的数据时，该数据到达上述运算设备的输入端。因此，电路不需要随机存取存储器和控制器，这样就降低了这种电路的功耗和所占用的硅表面。有利的是，传输装置包括用于调节将一个数据从上述运算设备的输出端传输到输入端所必须的周期数的调节装置。因此该电路有很大的灵活性。事实上，该电路所处理的数据集中的数据量是变化的。将一个数据从运算设备的输出端传输到输入端所必须的周期数还依赖于数据集的数据量。由于此调节装置，就可以按照要处理的数据集的数据量的一个函数，调节将一个数据从运算设备的输出端传输到输入端所必须的周期数。因此，该电路可以用于处理具有不同数据数量的数据集。在一个优选的实施例中，传输装置包括至少一个时钟触发寄存器，上述寄存器能够每一时钟周期存储一个新数据。根据本实施例，传输装置仅仅包括能够存储一个数据的寄存器。这种寄存器占用的硅表面少并且电流消耗小。该电路还容易设计，该类寄存器的数量对应于将一个数据从上述运算设备的输出端传输到输入端所必须的周期数。附图说明参考以下实施例，通过没有局限性的例子，可以清晰的说明本专利技术的这些方面和其他方面。在图中图1示出了要运算的数据的一个例子；图2是一个方框图，示出了运算图1的数据的现有技术的电路；图3是一个方框图，示出了根据本专利技术的一个电路；图4是一个方框图，示出了根据本专利技术的一个优选实施例的电路；图5示出了根据本专利技术的用于相乘累加的一个电路；图6示出了包含根据本专利技术的电路的一个通信网络；图7示出了交错矩阵的和一个交错块的运算；图8示出了根据本专利技术的一个电路，该电路用于运算一个交错器的列间置换元素。具体实施例方式图3示出了根据本专利技术的一个电路。该电路包括一个具有一个输入端311和一个输出端312的运算设备31，和一个传输装置32。在该例子中，传输装置包括9个寄存器321-329。运算设备31还接收附加数据34，例如系数。以下所述的例子示出了通过图3中电路的设备是如何基于第一数据集运算第二数据集的。该例子应用于图1中的第二数据集b0到b9和第一数据集b0到b9。首先，基于对应于图1中的数据集b0到b9的初始数据运算第一数据集的数据。这些数据以附加数据34的形式发送到运算设备31。在第一个时钟周期内，发送数据b0到运算设备31。然后运算设备31运算数据b0，并将其存储到寄存器321中。应该注意的是，数据b0可以并行存储在一个存储设备中，其在图1中没有示出。在第二个时钟周期内，发送数据b1到运算设备31。然后运算设备31运算数据b1，并将其代替b0存储到寄存器321中，将b0发送到寄存器322中。事实上，寄存器321到329是由时钟触发的，这就是说，在每个时钟周期，在一个寄存器中的数据离开该寄存器。数据b2到b9的运算采用了同样的操作。在第十个时钟周期，存储在寄存器329中的数据b1被发送到运算设备31的输入端311，然而数据b9被运算设备31运算并且被发送到寄存器321中。在第十一个时钟周期，运算设备31基于数据b0运算第二数据集的数据b0。然后将该数据b0存储在寄存器321中。在第十一个时钟周期，将存储在寄存器329中的数据b1发送到运算设备31的输入端311。在第十二个时钟周期，运算设备31运算数据b1并将其存储在寄存器321中。执行相同的操作用于运算数据b2到b9。在该例子中，假定运算设备31运算一个数据需要一个时钟周期。对于该运算也可以需要多个时钟周期。例如，假设该运算需要三个时钟周期。在第一个时钟周期，将数据b0发送到运算设备31。在第二个时钟周期，将数据b1发送到运算设备31。在第三个时钟周期，将数据b2发送到运算设备31。由于一个数据的运算需要三个时钟周期，因此在该第三个时钟周期运算数据b0。然后将该数据存储到寄存器321中。在第十个时钟周期，将数据b9发送到运算设备31。然后，数据b0是位于寄存器327中，并且被发送到运算设备31，从而初始化第二数据集的数据b0的运算。因此，传输装置32仅仅需要七个寄存本文档来自技高网...

【技术保护点】
一种电路，该电路基于由至少一个运算设备（３１）运算得到的第一数据集运算第二数据集，该运算设备能够在预先定义的多个时钟周期内运算一个数据，所述运算设备具有一个输入端（３１１）和一个输出端（３１２），所述电路的特征在于，它包括传输装置（３２），用于在多个时钟周期内将第一数据集的一个数据从所述运算设备的输出端传输到输入端，该时钟周期数量取决于第一数据集的数据数量和预先定义的运算一个数据所必须的时钟周期数量，在每个时钟周期有一个数据通过所述传输装置进行传输。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S查潘蒂尔，Y塔巴科夫，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]