半导体元件保护用压敏粘合片制造技术

提供一种半导体元件保护用压敏粘合片，其适当地保护半导体晶片而不会减少收率。半导体元件保护用压敏粘合片包括：压敏粘合剂层；和基材。该压敏粘合剂层的表面电阻率为1.0

【技术实现步骤摘要】
半导体元件保护用压敏粘合片


[0001]本申请基于35U.S.C Section 119要求2021年1月15日提交的日本专利申请No.2021
‑
005037的优先权，在此其以引用的方式并入文本中。
[0002]本专利技术涉及半导体元件保护用压敏粘合片，并且更具体地涉及在单片化半导体元件输送至安装工序时要使用的半导体元件保护用压敏粘合片。

技术介绍

[0003]通过对硅晶片进行背面研磨工序和切割工序来生产半导体元件。经过这些工序的半导体元件降低了操作性，因此在随着输送半导体元件保护用压敏粘合片时会被输送至半导体元件安装工序。从半导体元件保护用压敏粘合片拾取随着输送半导体元件保护用压敏粘合片而输送的半导体元件，并进行安装工序。存在当从半导体元件保护用压敏粘合片拾取半导体元件时发生剥离带电，静电破坏半导体元件，由此降低收率的问题。因此，在半导体元件安装工序中，对具有抗静电性的压敏粘合片的需求不断增加。
[0004]已知用抗静电剂对用于半导体加工工序的压敏粘合片赋予抗静电性能(例如，日本专利申请特开No.2020<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件保护用压敏粘合片，其包括：压敏粘合剂层；和基材，其中所述压敏粘合剂层的表面电阻率为1.0
×
10
11
Ω/
□
以下，和其中在所述半导体元件保护用压敏粘合片的压敏粘合剂层和硅晶片彼此贴合、在50℃下静置24小时、并且剥离所述半导体元件保护用压敏粘合片之后，相对于所述硅晶片的贴合至所述压敏粘合剂层的表面的全部元素含量，卤素元素比例为0.3原子％以下。2.根据权利要求1所述的半导体元件保护用压敏粘合片，其中所述压敏粘合剂层含有抗静电剂。3.根据权利要求1或2所述的半导体元件保护用压敏粘合片，其中在形成所述压敏粘合剂层的组合物中所述抗静电剂的含量比为2wt％至...

【专利技术属性】
技术研发人员：植野大树，水野浩二，田中俊平，林美希，
申请(专利权)人：日东电工株式会社，
类型：发明
国别省市：