用于频率误差组合的系统和方法技术方案

用于具有用于每一个通道的锁相环的多通道数据检测系统的频率误差组合，包括接收关于每一个通道的频率误差信息；被配置为组合接收到的频率误差信息并产生组合频率误差的组合装置，加权从每一个通道接收到的频率误差信息；以及被配置为向至少一个通道锁相环施加组合频率误差的频率误差输出装置。

【技术实现步骤摘要】

本专利技术涉及多通道数据检测，更具体来说，涉及使用锁相环 的多个通道。
技术介绍
具有多个通道的数据存储器通常使用可移动介质，其中，在介质 的一遍上记录数据，并在随后的时间，可能在介质的不同遍上，也可 能在与记录数据时所使用的驱动器不同的驱动器上，读回并检测数 据。可移动介质的一个示例是具有多个并行记录磁道的磁带。读回期 间的符号定时恢复表示数据存储读取通道中的最关键的功能之一。在 适当的瞬间对模拟读回信号进行采样对于实现良好的总体性能是非 常重要的。存在的各种挑战是存在干扰，如遗失事件、瞬时速度变化， 以及各种来源的信号失真。随着表面记录密度变得越来越高，SNR(信 噪比)余量降低，使得令人满意地进行定时恢复变成更加具有挑战性 的任务。定时恢复通常基于用于每一个通道的PLL (锁相环)，锁相环 的用途是在对模拟信号进行采样之前准确地估计时间偏移。此情况 下，特别是如上所述的退化的通道状况下的问题是"失锁"或"周跳"的 问题。这些术语是指围绕稳定的但是不期望的操作点稳定的定时控制 环路的相位调节，所述不期望的操作点位于离开期望的操作点一个或 多个符号间隔持续时间。此现象常常导致比特和符号误差的长突发，可能超过诸如里德-索罗蒙码的纠错码的纠错能力，导致严重的性能下 降或者甚至永久误差情况。常规方法是优化PLL的操作，以便最大限度地进行噪声抑制和 环路抖动最小化，通过使用更可靠的判断等等来提高环路稳健性。引用的'315专利通过提供从全局平均频率信号(通过求平均由 各个通道的PLL使用的频率误差寄存器的内容)产生的全局时钟， 在其中利用了多个通道。全局平均频率被每个磁道的PLL使用，每 个磁道的PLL都将其自己的定标相位误差加到全局平均频率上。
技术实现思路
为多通道数据检测系统配置的频率误差组合系统，其中，该多 通道数据检测系统包括用于每一个通道的锁相环。在一个实施例中，频率组合装置包括被配置为接收关于每一个通道的频率误差信息的多个频率误差输入装置；被配置为组合由频率误差输入装置接收到的频率误差信息并产生组合频率误差的组合装置， 加权从每一个通道接收到的频率误差信息，其中，每一个权重都包括一个分数，其中，权重分数的总和等于"l，，；以及，被配置为向至少一 个通道锁相环施加组合加权频率误差的频率误差输出装置。在再一个实施例中，组合装置被配置为基于关于从其中接收了频 率误差信息的通道的可靠性信息，来加权接收到的频率误差信息。在更进一步的实施例中，关于从其中接收了频率误差信息的通道 的可靠性信息是通过比较在通道的数据检测器处接收到的信号和通道 的理想预期信号而得出的。在另一个实施例中，关于从其中接收了频率误差信息的通道的可 靠性信息是通过比较通道的锁相环的输入信号的相位和预期的比特单 元的信号相位而得出的。在再一个实施例中，可靠性信息是从通道的数据检测器得出的，从所述通道中接收了频率误差信息。在再一个实施例中，组合装置被配置为在与从其它通道接收到的频率误差信息不同的基础上，加权从至少一个通道接收到的频率误差 信息。在再一个实施例中，组合装置被配置为基于可靠性信息，来加权 从其它通道接收到的频率误差信息。在另 一个实施例中，为多通道数据检测系统配置了频率误差组合系统，频率误差组合系统包括被配置为接收关于每一个通道的频率 误差信息的多个频率误差输入装置；被配置为組合由频率误差输入装 置接收到的频率误差信息并产生组合频率误差的组合装置，加权从每 一个通道接收到的频率误差信息，其中，所述权重信息基于从其中接 收了频率误差信息的通道的信噪比(SNR)信息；以及，被配置为向 至少一个通道锁相环施加组合加权频率误差的频率误差输出装置。 为更全面地理解本专利技术，应该参考与附图一起进行的下列详细描述。附图说明图1是根据本专利技术的并入误差组合装置和方法的多通道检测系 统的方框示意图2是图1的多通道检测系统的一个通道的实施例的方框示意图，其中，误差信号是基于无存储器判断设备导出的；图3是图1的多通道检测系统的一个通道的备选实施例的方框示意图，其中，误差信号是基于序列检测设备导出的；图4是图l的通道中的频率-误差组合的方框示意图；以及 图5是图l的误差组合装置和方法的实施例的方框示意图。具体实施例方式在下面的描述中，参考图形，通过优选实施例描述了本专利技术，其 中，相同的编号表示相同或类似的組成要素。尽管是通过用于实现本 专利技术的目标的最佳模式来描述本专利技术的，但是，所属领域的技术人员应了解，在不偏离本专利技术的精神或范围的情况下，可以根据这些原理， 来作出修改。请参看图1，显示了用于数据存储的多通道检测系统10，该系 统例如使用可移动介质12,其中，在介质的一遍上记录数据，并在 随后的时间，可能在介质的不同遍上，也可能在与记录数据时所使用 的驱动器不同的驱动器上，读回并检测数据。可移动介质12的一个 示例是磁带，该磁带具有多个并行记录磁道，并被巻在例如数据存储 磁带盒和/或数据存储驱动器的巻轴14和15上。多磁道磁头17读 回可移动介质的记录内容，并将读回信号提供给从读回信号中检测数 据的多个通道19。通道可以;陂配置为导出关于多磁道磁头17的磁 道的信息。请参看图2和3，读回信号的符号定时恢复表示数据存储读取 通道数据检测中的最关键的功能之一。在适当的瞬间对模拟读回信号 进行采样对于实现良好的总体性能是非常重要的。在存在的各种挑战 中，包括存在干扰，如，遗失事件、瞬时速度变化，以及各种来源的 信号失真。随着表面记录密度变得越来越高，SNR(信噪比)余量降 低，使得令人满意地进行定时恢复变成更加具有挑战性的任务。定时恢复通常基于用于每一个通道的PLL (锁相环)，锁相环 的用途是在对模拟信号进行采样之前准确地估计时间偏移。PLL有 许多版本，包括在引入的美国专利No. 5,442,315中讨论的PLL。图2和3显示了图1的多通道检测系统的一个通道的实施 例，其中并入了根据本专利技术的误差组合装置和方法，其中，在定时恢 复和增益调整之后，从信号中导出误差信号。来自图1的磁头17的 一个通道的输出信号例如由ADC (模数转换器)从模拟转换成数字， 并在图2和3中的输入端30提供数字信号流。在此体系结构中， 数字信号流的相位或频率还没有被调整，因为ADC是由自由运行的 时钟定时的。均衡器可以调整信号，以补偿例如磁头17和/或介质12 的特性，并向样本内插逻辑33提供产生的信号。样本内插逻辑33 取出已均衡的数字信号流的样本并内插它们，以便在理想情况下，用于写入和读取数据的时钟信号的频率和相位之间的任何偏移都得到补偿。为完成此信号釆样或比特单元定时恢复，从样本内插逻辑33 的输出到相位内插逻辑35的输出的图2和3所示的所有元件都 有助于PLL功能。它要求在考虑的瞬间使用正确的样本组，并插入 已均衡数字信号流内的正确时间。对所产生的样本进行增益控制38以调节样本的振幅，并提供给 数据检测器40。 一种数据检测器是最大可能性序列检测器，它将输 入的信号与定义的特定预期信号进行比较，如此生成路径度量41， 并维持可能的数据序列的路径存储器42，并选择具有正确的最大可 能性的数据序列。数据在线路45上输出，并在已经进行选择之后被 表示为有效46。有各种版本的数本文档来自技高网...

【技术保护点】
为多通道数据检测系统配置的频率误差组合系统，所述多通道数据检测系统包括用于每一个通道的锁相环，所述频率误差组合系统包括：　被配置为接收关于每一个所述通道的频率误差信息的多个频率误差输入装置；　被配置为组合由所述频率误差输入装置接 收到的所述频率误差信息并产生组合频率误差的组合装置，加权从每一个所述通道接收到的所述频率误差信息，其中，每一个权重都包括一个分数，其中，所述权重分数的总和等于“１”；以及，　被配置为向至少一个所述通道锁相环施加所述组合加权频率误差的频 率误差输出装置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：罗伯特A哈特金斯，詹斯杰里托，瑟达特奥尔瑟，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]