数据传送电路和平面显示设备制造技术

本发明专利技术是一种数据传送电路，其可应用于具有例如集成在绝缘衬底上的驱动电路的液晶显示装置，配置该驱动电路，以便仅仅将第一锁存部分（４１）的锁存结果的反相输出或者仅仅其非反相输出作为数据传送到第二锁存部分（４２），并且至少在将数据传送到所述第二锁存部分（４２）的期间之内，升高第一锁存部分（４１）的电源电压。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种数据传送电路和一种平面显示设备，它们可以应用于具有例如在绝缘衬底上集成的驱动电路的液晶显示装置。根据本专利技术，该数据传送电路被配置，以便仅仅将第一锁存部分的锁存结果的反相输出或者其非反相输出作为数据传送到第二锁存部分，并且至少在数据传送到第二锁存部分期间，升高第一锁存部分的电源电压，由此能够简化与在具有TFT等的结构中的数据传送有关的配置。
技术介绍
近年来，在可应用于诸如PDA、便携式电话等之类的便携式终端的平面显示设备的液晶显示装置中，已经提供了这样的一种设置，其中液晶显示面板的驱动电路集成在玻璃衬底上，该玻璃衬底是组成液晶板的绝缘衬底。图1是示出这种类型的液晶显示装置的框图。在该液晶显示装置1中，每个像素是由液晶晶元2、多晶硅TFT(薄膜晶体管)3(其作为该液晶晶元2的开关元件)和保持电容(未示出)形成，并且通过以矩阵排列每个像素来形成矩形形状的显示部分4。在该液晶显示装置1中，通过为如上所述在显示部分4中所形成的每个像素布置滤色镜，在水平方向上顺序地并循环地重复红色、绿色和蓝色的像素R、G和B，240组红色、绿色和蓝色的像素R、G和B作为一组，形成水平方向上的像素以便形成显示部分4。在该液晶显示单元1中，为了以光栅扫描的顺序同时并行地输入指示这些红色、绿色和蓝色的像素R、G和B的灰度的灰度数据R0-R5、G0-G5和B0-B5(该灰度数据各自具有6比特)，并且基于该灰度数据D1(R0-R5、G0-G5、B0-B5)通过驱动每个像素能够显示期望的图像。在液晶显示装置1中，显示部分4的信号线SL和栅线(gateline)SG分别与水平驱动电路5和垂直驱动电路6连接。水平驱动电路5基于灰度数据D1输出对应每个信号线SL的像素的驱动信号，并且垂直驱动电路6，对应于通过该水平驱动电路5向信号线SL的驱动信号的输出，通过控制栅线SG在显示部分4中以线为单位选择像素。由此，在液晶显示装置1中，能够通过利用这些水平驱动电路5和垂直驱动电路6驱动显示部分4中的每个像素来显示期望的图像。更特别地，如在日本专利申请公开号2000-242209中所描述的水平驱动电路5通过根据灰度数据选择多个基准电压V0-V63能够执行灰度数据D1的数字/模拟转换处理并且生成驱动信号。也就是说，在水平驱动电路5中，通过对应于水平方向上像素的布置而提供的采样锁存电路(SL)8、通过顺序并循环地采样灰度数据D1的对应比特R0-R5、G0-G5和B0-B5，通过以线为单位将所述灰度数据D1设置在一起，它们被输出到与其对应的基准电压选择器9。基准电压生成电路10生成并且输出对应于灰度数据D1的每个灰度的多个基准电压V0-V63。基于来自每个采样锁存电路8的输出数据，基准电压选择器9选择从该基准电压生成电路10中所输出的基准电压V0-V63，并且输出由相应灰度数据D1的模拟/数字转换处理所获得的驱动信号。缓冲电路11输出该驱动信号到对应的信号线SL。图2是示出用于如上述组成的水平驱动电路5中采样锁存电路8的一个比特部分的配置的连接图。在采样锁存电路8中，在对应于相应像素的水平方向上的位置的时刻在第一锁存部分21锁存保持灰度数据D1之后，第一锁存部分21的锁存结果在垂直消隐期间所设定的预定时刻被传送并被输出到第二锁存部分22，由此以线为单位将灰度数据设置在一起并且将该灰度数据输出到基准电压选择器9。在此，关于例如在构成这种类型的采样锁存电路8等的低温多晶硅TFT等的绝缘衬底上形成的有源元件，在它们的特性上存在很大偏差。因此，在采样锁存电路8中，设定利用输出锁存结果的反相输出以及其非反相输出即所谓的双相输出，将锁存结果输出到第二锁存部分22，可以确保在第一锁存部分21和第二锁存部分22之间平稳和可靠地数据传送锁存结果。也就是说，在该采样锁存电路8的第一锁存部分21中，由栅极和漏极分别共同连接的N沟道MOS(下文称为NMOS)晶体管和P沟道MOS(下文称为PMOS)晶体管组成的CMOS反相器，和，同样由栅极和漏极分别共同连接的NMOS晶体管Q3和PMOS晶体管Q4组成的CMOS反相器被并联设置在电源电压VCC的正侧电源线和电源电压VSS的负侧电源线之间。在第一锁存部分21中，通过晶体管Q1和Q2的反相器输出被输入到由晶体管Q3和Q4组成的反相器。另外，经由以采样脉冲sp的反相信号xsp工作的PMOS晶体管Q5，通过晶体管Q3和Q4的反相器输出被输入到由晶体管Q1和Q2组成的反相器；另外，经由以采样脉冲sp工作的PMOS晶体管Q6，灰度数据D1被输入到由晶体管Q1和Q2组成的反相器。由此，在采样锁存电路8中，由晶体管Q1-Q6形成具有比较器配置的CMOS锁存元件，其中，如图3(A)-3(D)所示，使灰度数据D1由采样脉冲sp锁存，并且根据在水平方向上相应像素的位置来设置该锁存的定时。在采样锁存电路8中，该第一锁存部分21的锁存结果的反相输出和其非反相输出分别经由传送开关24、25被输入到第二锁存部分22。在此，该传送开关24、25在例如水平消隐期间的上升时间的时刻切换为导通状态(图9(E))。在第二锁存部分22中，锁存元件是用由NMOS晶体管Q7和PMOS晶体管Q8组成的CMOS反相器和由NMOS晶体管Q9和PMOS晶体管Q10组成的CMOS反相器形成的。经由传送开关24、25输入的锁存结果的反相输出和非反相输出被分别输入到由晶体管Q7和晶体管Q8组成的CMOS反相器和由晶体管Q9和晶体管Q10组成的CMOS反相器。由此，采样锁存电路8被配置，以在水平消隐期间的上升时间上执行第一锁存部分21的锁存结果的数据传送，用于锁存在第二锁存部分22中(图3(F))，并且经由反相器26输出该锁存结果。例如，在第二锁存部分22中，通过适当地设定正电源和负电源使电平移动至到锁存输出，以适合在随后的基准电压选择器9中的处理。然而，在如上所述使用双相来传送锁存结果等的数据的情况下，存在的一个问题是相比于使用单相的数据传送，它的配置变得比较复杂。如果与这种数据传送相关的结构能够被简化，则据此可以简化整体配置，并且可以在这种类型的显示装置中实现所谓的窄边框(Narrow Bezel)。另外，可以减少功率损耗。
技术实现思路
本专利技术是考虑到上述问题而构思的，本专利技术旨在提出一种数据传送电路和平面显示装置，其中可以简化TFT等的配置中的数据传送有关的结构。为了解决上述问题，本专利技术应用于一种数据传送电路，其中第一锁存部分锁存输入数据，并且将该第一锁存部分的锁存结果的数据传送到第二锁存部分，用于锁存在所述第二锁存部分中，其中仅仅允许第一锁存部分的锁存结果的反相输出或仅仅允许锁存结果的非反相输出作为数据被传送到第二锁存部分，并且其中至少在将来自第一锁存部分的锁存结果的数据传送到第二锁存部分的期间之内，导致第一锁存部分的电源电压升高。根据本专利技术的配置，如果仅仅第一锁存部分的锁存结果的反相输出或仅仅锁存结果的非反相输出作为数据被传送到第二锁存部分，则相比于采用反相输出和非反相结果两者传送锁存结果的数据的情况，可以相应地简化其配置。另外，如果至少在将来自第一锁存部分的锁存结果的数据传送到第二锁存部分的期间之内能够升高第一锁存部分的电源电压，则可能扩大数据传送的容限，并本文档来自技高网...

【技术保护点】
一种数据传送电路，用于在第一锁存部分中锁存输入数据，对所述第一锁存部分的锁存结果向第二锁存部分进行数据传送，并且锁存在该第二锁存部分，所述数据传送电路的特征在于，仅仅对所述第一锁存部分的锁存结果的反相输出或仅仅对所述锁存结果的非反相 输出向所述第二锁存部分进行数据传送，并且至少在对所述第一锁存部分的锁存结果向所述第二锁存部分进行数据传送的期间之内，使所述第一锁存部分的电源电压升高。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：木田芳利，仲岛义晴，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]