改善背照式全局快门效率的像素结构制造技术

一种改善背照式全局快门效率的结构，藉由将感光像素电路中，在浮动扩散节点区域的位置，形成至少一个强电场，藉此产生屏蔽浮动扩散节点区域的效应，或者通过制程，将浮动扩散节点面向照光方向的半导体材料挖空，让此方向上无法形成空乏区，或者在照光方向形成阻挡光线的反射层或光阻层，减少非预期的感光噪声所产生的电荷，并使已经受到感光噪声影响而产生的电荷难以到达浮动扩散节点区域，藉此改善快门效率。门效率。门效率。

【技术实现步骤摘要】
改善背照式全局快门效率的像素结构
[0001]本申请是申请号为201910419018.8、申请日为2019年5月20日、名称为“改善背照式全局快门效率的像素结构”的中国专利技术专利申请的分案申请。


[0002]本专利技术有关一种改善背照式全局快门效率的结构，更特别有关一种藉由形成电场来吸引位于浮动扩散节点附近的多余电子或者通过制作屏蔽多余电子进入浮动扩散节点的结构，来改善快门效率。

技术介绍

[0003]已知的背照式全局快门传感器，由于其全局快门的特性，传感器的所有感光像素会同时完成曝光，经暂存后再分批读出。由于读出会有时间差异，同时在读出过程中，感光元件仍然可能受到外界光线的持续刺激而产生非预期的感光噪声，因此越晚读出的曝光数据越容易受到此类感光噪声的影响。由于感光噪声的成份与曝光数据的成份相同，都是电荷，因此一旦电荷形式的曝光数据被感光噪声污染，就无法将其分离，造成最终影像讯号的失真，也即快门效率会降低。
[0004]为了解决此类问题，本专利技术提供了像素结构上的改良，藉由形成电场来吸引位于浮动扩散节点附近的多余电子，或者配置屏蔽多余电子进入浮动扩散节点的结构，来改善快门效率。

技术实现思路

[0005]本专利技术是关于一种改善背照式全局快门效率的结构，藉由将感光像素电路中，元件的高压端点配置在非常接近浮动扩散节点区域的位置，来形成至少一个强电场，藉此产生屏蔽浮动扩散节点区域的效应，可使非预期的感光噪声所产生的电荷难以到达浮动扩散节点区域，意即被所述强电场吸收，藉此改善快门效率。
[0006]本专利技术是关于一种改善背照式全局快门效率的结构，藉由在感光像素电路中额外增加一个n
‑
掺杂区以与源极随耦元件的n+掺杂区形成护圈(guard ring)，来形成至少一个强电场，藉此产生屏蔽浮动扩散节点区域的效应，可使非预期的感光噪声所产生的电荷难以到达浮动扩散节点区域，也即被所述强电场吸收，藉此改善快门效率。
[0007]本专利技术是关于一种改善背照式全局快门效率的结构，为了让非预期的感光噪声所产生的电荷难以到达浮动扩散节点区域，可以通过制程程序，将浮动扩散节点面向照光方向的半导体材料挖空，让此方向上无法形成空乏区，可使非预期的感光噪声所产生的电荷没有路径到达浮动扩散节点，藉此改善快门效率。
[0008]本专利技术是关于一种改善背照式全局快门效率的结构，为了让非预期的感光噪声所产生的电荷难以到达浮动扩散节点区域，可以通过制程程序，在浮动扩散节点面向照光方向形成等效于深槽隔离的结构，让此方向上无法形成空乏区，可使非预期的感光噪声所产生的电荷没有路径到达浮动扩散节点，藉此改善快门效率。
[0009]本专利技术是关于一种改善背照式全局快门效率的结构，为了让非预期的感光噪声所产生的电荷难以到达浮动扩散节点区域，可以通过制程程序，在浮动扩散节点面向照光方向的半导体材料上形成反射层，让光线难以进入到半导体内进而产生电荷，可降低非预期的感光噪声所产生的电荷，藉此改善快门效率。
[0010]根据上述说明，本专利技术所提供的技术手段亦可合并实施，例如设计元件的高压端点摆放位置，同时可通过制程程序，将浮动扩散节点面向照光方向的半导体材料挖空，让在此方向上无法形成空乏区。二者皆可使非预期的感光噪声所产生的电荷没有路径到达浮动扩散节点，藉此改善快门效率。
[0011]本专利技术提供一种像素结构，包含基底层以及浮动扩散节点。所述浮动扩散节点配置于所述基底层内并靠近所述基底层的正面，其中，所述基底层内具有镂空区位于所述浮动扩散节点的正上方而无法在所述正上方形成空乏区。
[0012]为了让本专利技术的上述和其他目的、特征和优点能更明显，下文将配合所附图示，详细说明如下。此外，于本专利技术的说明中，相同的构件以相同的符号表示，于此合先述明。
附图说明
[0013]图1A是本专利技术一种实施例的像素结构的上视图；
[0014]图1B是沿着图1A的A
‑
A
’
线的剖视图；
[0015]图2是本专利技术另一种实施例的像素结构的示意图，其显示类似图1A的像素结构中沿着B
‑
B
’
线的剖视图；
[0016]图3是本专利技术再一种实施例的像素结构的示意图，其显示类似图1A的像素结构中沿着B
‑
B
’
线的剖视图；
[0017]图4是本专利技术再一种实施例的像素结构的示意图，其显示类似图1A的像素结构中沿着B
‑
B
’
线的剖视图；
[0018]图5A是本专利技术一种实施例的像素阵列的示意图；
[0019]图5B是图5A的像素结构的剖视图；
[0020]图6是本专利技术另一种实施例的像素阵列的示意图。
[0021]附图标记说明
[0022]101、201、301、401、501、601
ꢀꢀꢀꢀ
光二极管
[0023]102、202、302、402
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电荷转移控制晶体管
[0024]103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源极随耦元件
[0025]104、204、304、404
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
重置晶体管
[0026]105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
高压端点
[0027]106、206、306、406、506、606
ꢀꢀꢀ
浮动扩散节点
[0028]307a、307b、407
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
深槽隔离区域
[0029]308
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
反射层
[0030]408
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光阻层
[0031]511、611
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
微透镜
具体实施方式
[0032]本专利技术的目的在于利用像素结构上的改良，藉由形成电场来吸引位于浮动扩散节点附近的多余电子，或者配置屏蔽多余电子进入浮动扩散节点的结构，来改善快门效率。由于在全局快门传感器电路中，在常规曝光时间内产生而尚未被读取的电荷会暂时被存放在浮动扩散节点当中，这些电荷一旦被感光噪声影响，就无法正确解析出常规的曝光数值，因此如何避免感光噪声影响这些电荷是最重要的课题之一。以下本专利技术所提出的个别实施例，在其他实施例当中，可以彼此搭配使用，都能发挥效果。
[0033]图1A绘示本专利技术的一个实施例的像素结构的上视图，其利用了在感光像素电路中具有的作为源极随耦元件103的晶体管，这个晶体管具有一个高压端点105。本实施例中的感光像素电路的像素结构同时会包含光二极管101、电荷转移控制晶体管(TG)102、重置晶体管(Rst)104以及浮动扩散节点(FD)106；其中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素结构，该像素结构包含：基底层；以及浮动扩散节点，该浮动扩散节点配置于所述基底层内并靠近所述基底层的正面，其中，所述基底层内具有镂空区位于所述浮动扩散节点的正上方而无法在所述正上方形成空乏区。2.根据权利要求1所述的像素结构，其中所述镂空区的内部表面覆盖介电层。3.根据权利要求2所述的像素结构，其中所述镂空区内填充有绝缘层于所述介电层上，以强化结构的力学稳定性。4.根据权利要求1所述的像素结构，其中所述镂空区的底部与所述浮动扩散节点的顶面距离0.5微米至1微米。5.根据权利要求1所述的像素结构，其中所述镂空区的底面积大于等于所述浮动...

【专利技术属性】
技术研发人员：庄凯杰，李永忠，张彦闵，
申请(专利权)人：原相科技股份有限公司，
类型：发明
国别省市：