【技术实现步骤摘要】
采用级间噪声耦合技术的MASH结构
ΔΣ
调制器
[0001]本专利技术涉及集成电路设计的
,尤其涉及一种采用级间噪声耦合技术的MASH结构ΔΣ调制器。
技术介绍
[0002]新一代信息通信技术中,毫米波通信基站的发展前景催生了对高速、高精度、高能效的模数转换器的巨大需求。连续时间(continuous time,CT)ΔΣ调制器(delta
‑
sigma modulator,DSM)在带宽、精度以及功耗等方面取得了较好的平衡,在无线通信应用中连续时间ΔΣ调制器架构已经逐步替代流水线架构,并受到学术界和工业界的持续关注。
[0003]随着CMOS工艺节点的不断推进,连续时间ΔΣ调制器架构允许的采样频率逐年提升,目前已经高达数GHz以上,但是,无线通信的带宽需求正以更快的速率攀升,过采样率严重受限。因此,为满足高精度的需求,需要提高环路滤波器阶数,从而进一步地提高噪声整形的阶数,若盲目地提高单环结构中环路滤波器的阶数,会引起环路不稳定的问题。相比之下,多级噪声整形(Multir/>‑
s本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种采用级间噪声耦合技术的MASH结构ΔΣ调制器,其特征在于:包括ΔΣ双环路模块、级间噪声耦合模块和数字滤波器模块,所述ΔΣ双环路模块包括第一级ΔΣ环路模块和第二级ΔΣ环路模块,所述级间噪声耦合模块包括第二级ΔΣ环路模块和数字延迟拓扑单元,以所述第一级ΔΣ环路模块的量化器产生的量化噪声作为第二级ΔΣ环路模块的输入,所述第二级ΔΣ环路模块的量化器的输出经过数字延迟拓扑单元,借助第一数字减法器和第一级ΔΣ环路模块的量化器的输出进行耦合,所述第一数字减法器的输出经第一级ΔΣ环路模块的DAC反馈至第一级ΔΣ环路模块的环路滤波器的输入;所述数字滤波器模块包括第一数字滤波器和第二数字滤波器,其输入端分别与所述第一级ΔΣ环路模块和第二级ΔΣ环路模块的输出端相连,其输出端均与第二数字减法器相连,所述第二数字减法器的输出作为整个MASH结构ΔΣ模数转换器的输出。2.根据权利要求1所述的采用级间噪声耦合技术的MASH结构ΔΣ调制器,其特征在于:所述级间噪声耦合模块的传递函数设置为H
NC
=STF
2a
·
H
d
=1
‑
(1
‑
z
‑1)
n
,其中,n表示阶数,具体根据MASH结构ΔΣ模数转换器的设计要求而定,STF
2a
表示第二级ΔΣ环路模块的信号传递函数,H
d
表示数字延迟拓扑单元的传递函数。3.根据权利要求2所述的采用级间噪声耦合技术的MASH结构ΔΣ调制器,其特征在于:所述第二级ΔΣ环路模块的信号传...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。