一种实现多路HDMI显示叠加的系统及方法技术方案

本发明专利技术涉及一种实现多路HDMI显示叠加的系统及方法，其技术特点是：通过FPGA、PCI

【技术实现步骤摘要】
一种实现多路HDMI显示叠加的系统及方法


[0001]本专利技术属于可扩展接口领域，尤其是一种实现多路HDMI显示叠加的系统及方法。

技术介绍

[0002]加固计算机信息安全应用中，异步串口因为其可靠、简单而被广泛应用。由于计算机主板串口数量的限制，往往需要配套的串口板模块扩展串口数量，串口模块的核心器件PCI转异步串口芯片，以EXAR公司ST15CXXX系列芯片以及OXFORD公司OX16PCI95X系列芯片为代表，存在通道数最多为4，单片无法满足更多路需求，且不具备安全认证功能，为了满足功能，选择逻辑芯片进行开发安全串口控制器，配合桥芯片，以实现PCI至8路可信串口的转换。

技术实现思路

[0003]本专利技术的目的在于克服现有技术的不足，提出一种实现多路HDMI显示叠加的系统及方法，解决了传统PCI串口通讯卡硬件设计复杂，灵活性差，安全性低等问题，实现了波特率连续可调，使用适应性强；安全性高，能够保证用户信息安全。
[0004]本专利技术解决其技术问题是采取以下技术方案实现的：
[0005]一种实现多路HDMI显示叠加的系统，包括FPGA、PCI
‑
LocaBus桥模块、上位机、异步串口收发模块、自测试模块和外部串口设备；所述FPGA包括中断管理单元、LocalBus控制单元、认证单元、UART控制单元、自闭环测试单元、FIFO缓存单元和波特率生成单元，LocalBus控制单元与认证单元双向连接，认证单元的输出连接UART控制单元的输入，波特率生成单元的输出连接UART控制单元的输入，FIFO缓存单元与UART控制单元双向连接，UART控制单元的输出连接自闭环测试单元的输入，UART控制单元的另一输出连接中断管理单元；所述上位机与PCI
‑
LocaBus桥模块双向连接，PCI
‑
LocaBus桥模块与FPGA中的LocalBus控制单元双向连接，FPGA中的中断管理单元的输出连接PCI
‑
LocaBus桥模块的输入端，FPGA中的UART控制单元与异步串口收发模块双向连接，FPGA中的自闭环测试单元的输出分别连接自测试模块的输入端和FPGA中的UART控制单元外部串口设备的输出端和自测试模块的输出端连接异步串口收发模块的输入端，异步串口收发模块的输出端和自测试模块的另一输出端分别连接外部串口设备的输入端。
[0006]而且，所述异步串口收发模块和外部串口设备的串口连接方式包括RS422串口连接、RS232串口连接和RS485串口连接；所述上位机通过PCI总线与PCI
‑
LocaBus桥模块双向连接。
[0007]而且，所述异步串口收发模块和外部串口设备的串口的连接方式，确定FPGA中自闭环测试单元设置的模式，其中自闭环测试单元设置的模式包括TTL、RS232和RS422电平自闭环测试模式。
[0008]而且，所述PCI
‑
LocaBus桥模块为SM9054桥芯片。
[0009]一种实现多路HDMI显示叠加的系统的实现方法，包括以下步骤：
[0010]步骤1、构建FPGA中Local Bus控制单元与PCI
‑
LocaBus桥模块连接使用的LocalBus总线接口控制逻辑；
[0011]步骤2、构建FPGA中认证单元的控制逻辑；
[0012]步骤3、构建FPGA中中断管理单元、LocalBus控制单元、UART控制单元、FIFO缓存单元、波特率生成单元、认证单元和自闭环测试单元对于完成Local Bus总线接口到异步串口收发模块的逻辑转换的逻辑。
[0013]而且，所述步骤1的具体实现方法为：将PCI
‑
LocaBus桥模块与FPGA进行交互连接，设置LocalBus总线接口数据总线为18位，地址线为13位，控制总线包括总线EN1#、总线EN2#、总线LW/R#、总线READY#、总线ADS#、总线LINT#、总线LRESET、总线LHOLD、总线LHOLDA。
[0014]而且，所述步骤2包括以下步骤：
[0015]步骤2.1、将通过外部认证载体IIC总线连接FPGA，FPGA通过IIC总线读取外部认证载体中的信息，认证单元将外部认证载体中的信息处理成为认证加密信息；
[0016]步骤2.2、FPGA通过Local Bus总线接口控制逻辑，向上位机的驱动上传认证加密信息，并读取上位机的反馈信息；
[0017]步骤2.3、认证单元处理外部认证载体中的信息与上位机反馈信息，判断是否使能串口。
[0018]而且，所述步骤3包括以下步骤：
[0019]步骤3.1、通过步骤1中的LocalBus总线接口，将上位机配置的包括串口参数、中断参数、认证情况和发送参数的端口信息保存至FPGA传输参数列表中；
[0020]步骤3.2、UART控制单元读取传输参数列表，对各接口进行命令信息、波特率、停止位和校验位的初始化配置；中断管理单元读取传输参数列表配置接收FIFO数据阈值、接收FIFO超时阈值和发送FIFO数据量阈值；并设置每一路异步串口具备256字节的收发FIFO缓冲；
[0021]步骤3.3、判断为发送数据还是接收数据；
[0022]步骤3.4、自闭环测试单元在自闭环测试时，通过步骤1中的LocalBus总线接口，更新FPGA传输参数列表。
[0023]而且，所述步骤3.3包括以下步骤：
[0024]步骤3.3.1、判断为发送数据时，通过步骤1中的LocalBus总线接口，获取待发送数据并保存至FIFO缓存单元的发送FIFO，根据传输参数列表中的加密命令和参数，对发送数据进行加密，加密数据经UART控制单元向外发出；
[0025]步骤3.3.2、判断为接收数据时，对接收数据进行数据帧检测，判断校验是否正确，若校验正确则将数据写入FIFO缓存单元的接收FIFO，否则对外发送错误反馈帧，并通过中断管理单元和PCI
‑
LocaBus桥模块向上位机发出中断；同时在接收过程中，判断FIFO缓存单元的接收FIFO中存储数据量是否大于设定阈值，或FIFO中数据未更新时间超过设定阈值，若大于则向上位机发送中断，否则继续接收数据；接收的数据根据传输参数列表中加密命令和参数，对接收进行数据解密，解密后的数据通过步骤1中的LocalBus总线接口发送至上位机。
[0026]本专利技术的优点和积极效果是：
[0027]1、本专利技术通过FPGA、PCI
‑
LocaBus桥模块、上位机、异步串口收发模块、自测试模块
和外部串口设备构建基于FPGA的异步串口安全通信系统，并通过构建各个模块和FPGA内部的逻辑，实现了基于FPGA的异步串口安全通信。本专利技术解决了传统PCI串口通讯卡硬件设计复杂，灵活性差，安全性低等问题，实现了波特率连续可调，使用适应性强；安全性高，能够保证用户信息安全。同时本专利技术的PCI
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现多路HDMI显示叠加的系统，其特征在于：包括FPGA、PCI
‑
LocaBus桥模块、上位机、异步串口收发模块、自测试模块和外部串口设备；所述FPGA包括中断管理单元、LocalBus控制单元、认证单元、UART控制单元、自闭环测试单元、FIFO缓存单元和波特率生成单元，LocalBus控制单元与认证单元双向连接，认证单元的输出连接UART控制单元的输入，波特率生成单元的输出连接UART控制单元的输入，FIFO缓存单元与UART控制单元双向连接，UART控制单元的输出连接自闭环测试单元的输入，UART控制单元的另一输出连接中断管理单元；所述上位机与PCI
‑
LocaBus桥模块双向连接，PCI
‑
LocaBus桥模块与FPGA中的LocalBus控制单元双向连接，FPGA中的中断管理单元的输出连接PCI
‑
LocaBus桥模块的输入端，FPGA中的UART控制单元与异步串口收发模块双向连接，FPGA中的自闭环测试单元的输出分别连接自测试模块的输入端和FPGA中的UART控制单元外部串口设备的输出端和自测试模块的输出端连接异步串口收发模块的输入端，异步串口收发模块的输出端和自测试模块的另一输出端分别连接外部串口设备的输入端。2.根据权利要求1所述的一种实现多路HDMI显示叠加的系统，其特征在于：所述异步串口收发模块和外部串口设备的串口连接方式包括RS422串口连接、RS232串口连接和RS485串口连接；所述上位机通过PCI总线与PCI
...

【专利技术属性】
技术研发人员：高金超，于立北，李凤婷，
申请(专利权)人：天津七所精密机电技术有限公司，
类型：发明
国别省市：