半导体器件和包括半导体器件的电子设备制造技术

提供了一种包括具有改进的可靠性的存储器器件的半导体器件。所述半导体器件包括：至少一个数据引脚，被配置为传输数据信号；至少一个命令地址引脚，被配置为传输命令和地址；至少一个串行引脚，被配置为传输串行数据信号；以及处理电路，连接到所述至少一个数据引脚和所述至少一个串行引脚。所述处理电路被配置为通过至少一个数据引脚从外部接收数据信号，并且所述处理电路被配置为响应于所接收的数据信号而通过至少一个串行引脚输出串行数据信号。据信号。据信号。

【技术实现步骤摘要】
半导体器件和包括半导体器件的电子设备
[0001]相关申请的交叉引用
[0002]本申请要求于2021年1月5日在韩国知识产权局递交的韩国专利申请No.10
‑
2021
‑
0000862的优先权，其全部公开内容通过引用合并于此。


[0003]本专利技术构思涉及半导体器件和/或包括半导体器件的电子设备。更具体地，本专利技术构思涉及包括存储器器件的半导体器件。

技术介绍

[0004]半导体存储器器件可以被划分为诸如闪存器件之类的非易失性存储器器件和诸如动态随机存取存储器(DRAM)之类的易失性存储器器件。诸如DRAM之类的易失性存储器器件相对便宜，因此用于存储大容量的数据，例如系统存储器。
[0005]双列直插式存储器模块(DIMM)包括多个DRAM，并且可以包括在多个DRAM连接到的衬底的两侧上的端子。双列直插式存储器模块可以通过被安装在主板上的存储器插槽上来操作。最近，因为双列直插式存储器模块配备有加速器，所以存储器模块可以处理从主机传输的数据。另一方面，正在寻求双列直插式存储器模块和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：至少一个数据引脚，被配置为传输数据信号；至少一个命令地址引脚，被配置为传输命令和地址；至少一个串行引脚，被配置为传输串行数据信号；以及处理电路，连接到所述至少一个数据引脚和所述至少一个串行引脚，其中，所述处理电路被配置为通过所述至少一个数据引脚从外部接收所述数据信号，并且所述处理电路被配置为响应于所接收的数据信号而通过所述至少一个串行引脚输出所述串行数据信号。2.根据权利要求1所述的半导体器件，还包括：存储器器件，连接到所述至少一个数据引脚和所述至少一个命令地址引脚，其中，所述存储器器件被配置为通过所述至少一个数据引脚接收所述数据信号，被配置为通过所述至少一个命令地址引脚接收所述命令，被配置为通过所述至少一个命令地址引脚接收所述地址，以及被配置为基于所述命令和所述地址存储所述数据信号。3.根据权利要求2所述的半导体器件，其中，所述存储器器件被配置为将所存储的数据信号提供给所述处理电路。4.根据权利要求2所述的半导体器件，其中，所述存储器器件不直接连接到所述至少一个串行引脚中的任何一个。5.根据权利要求2所述的半导体器件，其中，所述至少一个串行引脚被配置为在不经过所述存储器器件的情况下输出所述串行数据信号。6.根据权利要求2所述的半导体器件，其中，所述存储器器件包括双列直插式存储器模块DIMM。7.根据权利要求2所述的半导体器件，还包括：复用器，被配置为将所述存储器器件与所述处理电路连接，并且被配置为将所存储的数据信号传输给所述处理电路。8.根据权利要求1所述的半导体器件，其中，所述处理电路直接连接到所述至少一个串行引脚。9.根据权利要求1所述的半导体器件，其中，所述处理电路被配置为通过所述至少一个串行引脚从外部接收计算命令，并且基于所接收的计算命令和所述数据信号生成所述串行数据信号。10.根据权利要求1所述的半导体器件，其中，所述半导体器件被配置为根据I2C协议或I3C协议中的至少一个来解码所述串行数据信号。11.根据权利要求1所述的半导体器件，其中，所述串行数据信号的第一带宽小于所述数据信号的第二带宽。12.一种半导体器件，包括：存储器器件；至少一个数据引脚，被配置为在第一时间间隔期间从外部向所述存储器器件传输第一数据信号；处理电路，被配置为从所述存储器...

【专利技术属性】
技术研发人员：庾庸准，金南亨，金度翰，金旼秀，徐德浩，申院济，李昌珉，丁日奎，崔仁寿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：