半导体存储器装置和包括半导体存储器装置的存储器系统制造方法及图纸

公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括：第一存储器单元阵列和第二存储器单元阵列，沿第一方向彼此间隔开；多个列选择晶体管，在第一存储器单元阵列与第二存储器单元阵列之间沿与第一方向交叉的第二方向彼此间隔开，所述多个列选择晶体管中的至少两个列选择晶体管包括中心栅极图案的相应部分，中心栅极图案在第一存储器单元阵列的中心处与沿第一方向延伸的中心线交叉并且具有闭合的回路形状；以及第一局部输入/输出线和第二局部输入/输出线，被配置为：基于列选择晶体管的操作将通过第一存储器单元阵列的电位提供给局部感测放大器。放大器。放大器。

【技术实现步骤摘要】
半导体存储器装置和包括半导体存储器装置的存储器系统
[0001]本申请要求于2021年1月6日提交的第10
‑
2021
‑
0001490号韩国专利申请的优先权以及所获得的所有权益，所述韩国专利申请的公开通过引用全部包括于此。


[0002]本公开涉及半导体存储器装置和包括半导体存储器装置的存储器系统。

技术介绍

[0003]随着电子工业的最新发展，对高功能性、高速和紧凑尺寸的电子部件和元件的需求已经增加。近来，为了提高半导体存储器装置的集成度，存在减小存储器单元区域的尺寸和靠近存储器单元区域的驱动存储器单元的外围电路的尺寸的趋势。还有增加被处理的数据单元的数量以提高处理数据的速度的趋势。
[0004]已经提出了这样的方法：在存储器单元区域中设置不存储数据的虚设单元区域，以增大被处理的数据的单位。然而，由于虚设单元的存在，存储器单元区域的尺寸和外围电路的尺寸会增加。

技术实现思路

[0005]本公开的实施例提供一种半导体存储器装置，所述半导体存储器装置能够通过移除由存储器单元区域中的虚设单元占据的区域而提高存储器单元区域的尺寸效率，同时提高处理数据的单位。
[0006]本公开的实施例还提供一种能够在提高处理数据的单位的同时提高外围电路的尺寸效率的半导体存储器装置。
[0007]然而，本公开的实施例不限于在此阐述的那些实施例。通过参照下面给出的本公开的具体实施方式，对于本公开所属领域的普通技术人员来说，本公开的以上和其他实施例将变得更加清楚。
[0008]根据本公开的一些实施例，提供一种半导体装置，所述半导体装置包括：第一存储器单元阵列和第二存储器单元阵列，沿第一方向彼此间隔开；多个列选择晶体管，沿与第一方向交叉的第二方向彼此间隔开。所述多个列选择晶体管位于第一存储器单元阵列与第二存储器单元阵列之间，并且所述多个列选择晶体管中的至少两个列选择晶体管包括中心栅极图案的相应部分，中心栅极图案在第一存储器单元阵列的中心处与沿第一方向延伸的中心线交叉并且具有闭合的回路形状。所述半导体装置包括：第一局部输入/输出线和第二局部输入/输出线，被配置为：基于所述多个列选择晶体管的操作将通过第一存储器单元阵列的电位提供给局部感测放大器。第一局部输入/输出线和第二局部输入/输出线沿第二方向延伸并且电连接到中心栅极图案。在平面图中，所述中心线与第一局部输入/输出线和第二局部输入/输出线间隔开，并且所述中心线不与第一局部输入/输出线和第二局部输入/输出线交叉。
[0009]根据本公开的一些实施例，提供一种半导体存储器装置，所述半导体存储器装置
包括：第一存储器单元阵列和第二存储器单元阵列，沿第一方向彼此间隔开；多条位线中的中心位线，中心位线在第一存储器单元阵列上方沿第一方向延伸。中心位线是所述多条位线中最接近于在第一存储器单元阵列的中心处沿第一方向延伸的中心线的位线。所述半导体存储器装置包括：所述多条位线中的第一外位线，使得第一外位线在第一存储器单元阵列上方沿第一方向延伸，并且是所述多条位线中在与第一方向交叉的第二方向上距所述中心线最远的位线；所述多条位线中的第二外位线，使得第二外位线在第一存储器单元阵列上方沿第一方向延伸，并且是所述多条位线中在第二方向上距第一外位线最远的位线；中心列选择晶体管，被配置为控制中心位线与局部感测放大器之间的电位；第一外列选择晶体管，被配置为控制第一外位线与局部感测放大器之间的电位；以及第二外列选择晶体管，被配置为控制第二外位线与局部感测放大器之间的电位。第一外列选择晶体管和第二外列选择晶体管被配置为：在中心列选择晶体管向局部感测放大器提供电位时，向局部感测放大器提供电位。
[0010]根据本公开的一些实施例，提供一种存储器系统，所述存储器系统包括：存储器控制器，被配置为发送对数据的输入或输出的请求；输入/输出缓冲器，被配置为响应于所述请求而输入或输出数据；第一存储器单元阵列和第二存储器单元阵列，被配置为存储数据，并且被配置为将数据输入到输入/输出缓冲器或从输入/输出缓冲器输出数据。第一存储器单元阵列和第二存储器单元阵列沿第一方向彼此间隔开。所述存储器系统包括：多个列选择晶体管，在第一存储器单元阵列与第二存储器单元阵列之间沿与第一方向交叉的第二方向。所述多个列选择晶体管中的至少两个列选择晶体管包括中心栅极图案的相应部分，中心栅极图案在第一存储器单元阵列的中心处与沿第一方向延伸的中心线交叉并且具有闭合的回路形状。所述存储器系统包括：第一局部输入/输出线和第二局部输入/输出线，被配置为：基于所述多个列选择晶体管的操作将通过第一存储器单元阵列的电位提供给局部感测放大器。第一局部输入/输出线和第二局部输入/输出线沿第二方向延伸并且电连接到中心栅极图案，在平面图中，所述中心线与第一局部输入/输出线和第二局部输入/输出线间隔开，并且所述中心线不与第一局部输入/输出线和第二局部输入/输出线交叉。
[0011]从以下具体实施方式、附图和权利要求，其他特征和实施例可以是清楚的。
附图说明
[0012]通过参照附图详细描述本公开的实施例，本公开的以上和其他实施例以及特征将变得更加清楚，在附图中：
[0013]图1是根据本公开的一些实施例的包括半导体存储器装置的计算系统的框图；
[0014]图2是根据本公开的一些实施例的包括半导体存储器装置的存储器系统的框图；
[0015]图3是根据本公开的一些实施例的半导体存储器装置的框图；
[0016]图4示出图3的位线感测放大器的连接；
[0017]图5示出图4的位线感测放大器之一的数据输出路径；
[0018]图6示出图5的位线感测放大器的布局；
[0019]图7是示出根据本公开的一些实施例的半导体存储器装置的列选择晶体管和局部输入/输出(I/O)线的连接的电路图；
[0020]图8是图7的半导体存储器装置的详细电路图；
[0021]图9是示出与图7的第一外线(outer line)相邻的多个列选择晶体管的布局图；
[0022]图10是沿着图9的线A
‑
A
’
截取的剖视图；
[0023]图11是沿图9的线B
‑
B
’
截取的剖视图；
[0024]图12是沿图9的线C
‑
C
’
截取的剖视图；
[0025]图13是示出与图7的中心线相邻的多个列选择晶体管的布局图；以及
[0026]图14是沿图13的线D
‑
D
’
截取的剖视图。
具体实施方式
[0027]在下文中将参照附图描述本公开的实施例。在附图中，相同的参考标号指示相同的元件或特征，因此，将不重复其描述。此外，在附图中，类似的元件或特征由类似的参考标号表示。
[0028]图1是根据本公开的一些实施例的包括半导体存储器装置的计算系统的框图。
[0029]参照图1，计本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：第一存储器单元阵列和第二存储器单元阵列，沿第一方向彼此间隔开；多个列选择晶体管，沿与第一方向交叉的第二方向彼此间隔开，其中，所述多个列选择晶体管位于第一存储器单元阵列与第二存储器单元阵列之间，其中，所述多个列选择晶体管中的至少两个列选择晶体管包括中心栅极图案的相应部分，中心栅极图案在第一存储器单元阵列的中心处与沿第一方向延伸的中心线交叉并且具有闭合的回路形状；以及第一局部输入/输出线和第二局部输入/输出线，被配置为：基于所述多个列选择晶体管的操作将通过第一存储器单元阵列传输的电位提供给局部感测放大器，其中，第一局部输入/输出线和第二局部输入/输出线沿第二方向延伸并且电连接到中心栅极图案，其中，在平面图中，所述中心线与第一局部输入/输出线和第二局部输入/输出线间隔开，并且所述中心线不与第一局部输入/输出线和第二局部输入/输出线交叉。2.根据权利要求1所述的半导体存储器装置，其中，在平面图中，所述中心线不与未存储数据的虚设单元重叠。3.根据权利要求2所述的半导体存储器装置，其中，第一存储器单元阵列不包括虚设单元。4.根据权利要求1至权利要求3中的任意一项所述的半导体存储器装置，其中，所述多个列选择晶体管包括多个中心列选择晶体管，其中，所述多个中心列选择晶体管包括中心栅极图案的相应部分。5.根据权利要求4所述的半导体存储器装置，其中，所述中心列选择晶体管被配置为响应于来自中心栅极图案的栅极信号而导通。6.根据权利要求4所述的半导体存储器装置，还包括：多条位线中的第一外位线，其中，第一外位线在第一存储器单元阵列上方沿第一方向延伸，并且是所述多条位线中在第二方向上距所述中心线最远的位线；以及所述多条位线中的第二外位线，其中，第二外位线在第一存储器单元阵列上方沿第一方向延伸，并且是所述多条位线中在第二方向上距所述第一外位线最远的位线，其中，所述多个中心列选择晶体管还包括第一外列选择晶体管和第二外列选择晶体管，第一外列选择晶体管被配置为控制第一外位线与局部感测放大器之间的电位，第二外列选择晶体管被配置为控制第二外位线与局部感测放大器之间的电位。7.根据权利要求6所述的半导体存储器装置，其中，第一外列选择晶体管和第二外列选择晶体管被配置为：在中心列选择晶体管导通并且向局部感测放大器提供电位时，向局部感测放大器提供电位。8.根据权利要求4所述的半导体存储器装置，其中，所述多个中心列选择晶体管包括第一中心列选择晶体管和第二中心列选择晶体管，第一中心列选择晶体管电连接到第一局部输入/输出线，第二中心列选择晶体管电连接到第二局部输入/输出线，其中，第一中心列选择晶体管和第二中心列选择晶体管被设置为相对于所述中心线彼此相对。9.根据权利要求1所述的半导体存储器装置，其中，所述多个列选择晶体管中的至少两
个列选择晶体管包括具有与中心栅极图案相同的闭合的回路形状并且与中心栅极图案相邻的相应的邻近栅极图案的部分。10.根据权利要求9所述的半导体存储器装置，其中，所述多个列选择晶体管包括相应的邻近列选择晶体管，相应的邻近列选择晶体管包括相应的邻近栅极图案的部分，其中，邻近栅极图案和中心栅极图案被配置为选择性地接收栅极信号。11.根据权利要求10所述的半导体存储器装置，其中，相应的邻近列选择晶体管与相应的中心列选择晶体管共享相应的金属接触件，其中，所述多个中心列选择晶体管被配置为由中心栅极图案导通，其中，邻近列选择晶体管和所述多个中心列选择晶体管通过相应的金属接触件连接到第一局部输入/输出线中的相应的第一局部输入/输出线或第二局部输入/输出线中的相应的第二局部输入/输出线。12.一种半导体存储器装置，包括：第一存储器单元阵列和第二存储器单元阵列，沿第一方向彼此间隔开；多条位线中的中心位线，中心位线在第一存储器单元阵列上方沿第一方向延伸，其中，中心位线是所述多条位线中最接近于在第一存储器单元阵列的中心处沿第一方向延伸的中心线的位线；所述多条位线中的第一外位线，其中，第一外位线在第一存储器单元阵列上方沿第一方向...

【专利技术属性】
技术研发人员：张寿凤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：