具有高耐压特性，并且能够抑制因瞬态大电流而引起的破坏。一种半导体装置具有由第一导电型的第一列区域及与第一列区域相邻地配置的第二导电型的第二列区域形成的超级结构造，具备：配置于第一列区域及第二列区域上的第二导电型的第一半导体层；配置于第一半导体层上的第一导电型的第二半导体层；与第一电极电连接且与第一半导体层分离地配置于第二半导体层的表层部的第一导电型的第一半导体区域；以及与第二电极电连接、与第一半导体区域分离地配置于第二半导体层的至少表层部且与第一半导体层电连接的第二导电型的第二半导体区域。导体层电连接的第二导电型的第二半导体区域。导体层电连接的第二导电型的第二半导体区域。
【技术实现步骤摘要】
【国外来华专利技术】半导体装置
[0001]本专利技术的实施方式涉及半导体装置。
技术介绍
[0002]存在适用于高电压以及大电流的功率用半导体装置。作为功率用半导体装置，已知有利用在导通状态下通过电导率调制效应使漂移层或者集电极层低电阻化的现象的半导体装置。
[0003]利用了电导率调制效应的半导体装置，例如有晶闸管、绝缘栅型双极晶体管(IGBT：Insulated Gate Bipolar Transistor)、双极晶体管(BJT：Bipolar Junction Transistor)等。
[0004]其中，晶闸管以及IGBT能够在大电流区域中流过较多的电流。另一方面，BJT能够在扩散电位以下的区域中流过较多的电流。
[0005]在先技术文献
[0006]非专利文献
[0007]非专利文献1：L.Theolier，C.Benboujema，A.Schellmanns，N.Batut，Y.Raingeaud，J.B.Quoirin，“BJT Application Expansion by Insertion of Superjunction”，22nd ISPSD，pp 157
‑
160，2010
技术实现思路
[0008]‑
专利技术所要解决的课题
‑
[0009]然而，BJT虽然上升中的电流特性优异，但存在如下缺点：基极/发射极间的耐压低，在如关断时那样瞬间流过大电流的情况下容易破坏。
[0010]本专利技术的实施方式的目的在于提供一种具有高耐压特性且能够抑制由瞬态大电流引起的破坏的半导体装置。
[0011]‑
用于解决课题的手段
‑
[0012]实施方式的半导体装置具有由第一导电型的第一列区域及与所述第一列区域相邻地配置的第二导电型的第二列区域形成的超级结构造，该半导体装置还具有：第一及第二电极，配置于所述超级结构造的一侧，构成晶体管并且控制流过所述晶体管的电流；以及第三电极，隔着所述超级结构造配置于所述第一电极及所述第二电极的相反侧，构成所述晶体管，所述半导体装置具备：第一半导体层，为所述第二导电型，配置于所述第一列区域及所述第二列区域上；第二半导体层，为所述第一导电型，配置于所述第一半导体层上；第一半导体区域，为所述第一导电型，与所述第一电极电连接，且与所述第一半导体层分离地配置于所述第二半导体层的表层部；以及第二半导体区域，为所述第二导电型，与所述第二电极电连接，与所述第一半导体区域分离地配置于所述第二半导体层的至少表层部，且与所述第一半导体层电连接。
[0013]‑
专利技术效果
‑
[0014]根据本专利技术，能够得到具有高耐压特性且能够抑制由过渡性的大电流引起的破坏的半导体装置。
附图说明
[0015]图1是表示实施方式1所涉及的半导体装置的结构的一例的剖视图。
[0016]图2是示意性地表示实施方式1所涉及的半导体装置为截止状态时的耗尽层的情形的图。
[0017]图3是表示比较例所涉及的半导体装置的结构的剖视图。
[0018]图4是表示实施方式2所涉及的半导体装置的结构的一例的剖视图。
[0019]图5是表示实施方式3所涉及的半导体装置的结构的一例的图。
[0020]图6是表示实施方式3的变形例1所涉及的半导体装置的结构的一例的横剖视图。
[0021]图7是表示实施方式3的变形例2所涉及的半导体装置的结构的一例的图。
[0022]图8是描绘了实施例1所涉及的半导体装置的电流矢量的图。
[0023]图9是实施例2所涉及的半导体装置的电子密度等高线图以及电流线绘图。
[0024]图10是表示实施例2所涉及的半导体装置的施主杂质的浓度、受主杂质的浓度以及电子密度的图表。
[0025]图11是表示实施例3所涉及的半导体装置的电气特性的图表。
[0026]图12是表示实施例4以及比较例所涉及的半导体装置的耐压特性的图表。
[0027]图13是表示实施例5所涉及的半导体装置中的导通电阻相对于晶体管间距的依赖性的图表。
[0028]图14是表示实施例6所涉及的半导体装置中的导通电阻以及电流放大率相对于从n源极区域端到源极接点的距离的依赖性的图表。
具体实施方式
[0029]以下，参照附图对本专利技术详细地进行说明。另外，本专利技术并不限定于下述实施方式。此外，下述实施方式中的结构要素包括本领域技术人员能够容易想到的要素或者实质上相同的要素。
[0030][实施方式1][0031]以下，参照附图，对实施方式1详细地进行说明。
[0032](半导体装置的结构例)
[0033]图1是表示实施方式1所涉及的半导体装置1的结构的一例的剖视图。如图1所示，实施方式1的半导体装置1具备半导体基板10、n型半导体层15、p型栅极区域16、n型源极区域17、源电极21、栅电极22以及漏电极23，其中，半导体基板10包括n型半导体层11、n型列区域12、p型列区域13以及p型沟道层14。另外，源电极21、栅电极22以及漏电极23等的称呼是为了方便，并不一定要特定这些功能。
[0034]半导体基板10在最下层具有n型半导体层即n型半导体层11。在n型半导体层11上，作为第一列区域的n型列区域12和作为第二列区域的p型列区域13相互相邻地交替配置，该第一列区域是n型的半导体区域，该第二列区域是p型的半导体区域。由这些n型列区域12和p型列区域13构成超级结(super junction)构造。在n型列区域12和p型列区域13之上配置
作为第一半导体层的p型沟道层14，该第一半导体层是p型的半导体层。
[0035]在p型沟道层14上配置作为第二半导体层的n型半导体层15，该第二半导体层是例如通过外延生长等形成的n型半导体层。在n型半导体层15中，配置作为第二半导体区域的p型栅极区域16，该第二半导体区域是从n型半导体层15的表层部到达p型沟道层14的p型扩散区域。此外，在被p型栅极区域16夹着的n型半导体层15的表层部，配置作为第一半导体区域的n型源极区域17，该第一半导体区域是n型扩散区域。n型源极区域17通过n型半导体层15而与p型沟道层14以及p型栅极区域16隔绝。此时，优选使n型源极区域17与p型栅极区域16的距离例如为3μm以上。
[0036]n型列区域12的杂质总量与p型列区域13的杂质总量被设定为大致相同。n型半导体层15的杂质浓度被设定为比n型列区域12的杂质浓度低，例如，被设定为1
×
10
15
cm
‑3以下。p型栅极区域16的杂质浓度被设定为比p型沟道层14的杂质浓度高。
[0037]作为第二电极的栅电极22配置在p型栅极区域16上，经由栅极接点22c与p型栅极区域16连接。作为第一电极的源电极21被配置为覆盖整体，经由源极接点21c与n型源极区域17连接。在栅电极22与源电极21本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，具有由第一导电型的第一列区域及与所述第一列区域相邻地配置的第二导电型的第二列区域形成的超级结构造，所述半导体装置还具有：第一及第二电极，配置于所述超级结构造的一侧，构成晶体管并且控制流过所述晶体管的电流；以及第三电极，隔着所述超级结构造而配置于所述第一电极及所述第二电极的相反侧，构成所述晶体管，所述半导体装置具备：第一半导体层，为所述第二导电型，配置于所述第一列区域及所述第二列区域上；第二半导体层，为所述第一导电型，配置于所述第一半导体层上；第一半导体区域，为所述第一导电型，与所述第一电极电连接且与所述第一半导体层分离地配置于所述第二半导体层的表层部；以及第二半导体区域，为所述第二导电型，与所述第二电极电连接并与所述第一半导体区域分离地配置于所述第二半导体...
【专利技术属性】
技术研发人员：桥本诚，矢野浩司，清水尚博，
申请(专利权)人：国立大学法人山梨大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。