在芯片内部集成电阻电容乘积的时间常数测试电路制造技术

本发明专利技术涉及一种在芯片内部集成电阻电容乘积的时间常数测试电路，包括有源ＲＣ滤波器，ＲＣ有源滤波器与滤波器设计中的各个极点关联的ＲＣ电路结构单元构成的各个单阶ＲＣ中增加可控单元阵列。可控单元阵列为与常规ＲＣ单元连接并且可以改变ＲＣ时间常数的调整单元；设置一个ＲＣ乘积时间常数的测试电路；设置一逻辑校正电路，该电路将测量得到的ＲＣ时间常数与设计需要的数值进行比较。本发明专利技术不仅可以设计单个滤波器使得其每一个极点与设计需要的数值在要求的误差内；而且可以设计可调谐滤波器，滤波器在每一个谐波点上的各个极点位置都是精密可控的。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于集成电路设计领域，涉及一种滤波器的设计方法，特别是截止频率精密可控的滤波器的设计方法，它既可以是工作于单个截止频率的普通滤波器，也可以是截止频率在几个频点间精密转换的滤波器。随着技术的进步，通信系统与家用电器的电子系统越来越复杂。为了将几种不同制式、不同频点、不同带宽的信号利用一个中心处理器模式进行处理，需要在一个系统内增加多个滤波器来完成。如目前的收集及无线通信系统，存在GSM、GPRS、W-CDMA体制和CDMA、CDMA 1X、CDMA2000体制。在每一个体制内部，在升级后，信号的带宽及频点都发生了变化，因此，在手机内集成多个滤波器以满足信号处理的要求；在每一次实际应用中，都是用其中的一个滤波器，从而使得冗余设计必不可少。集成电路在制造的过程中会引入随机误差，即每一个器件的实际参数与设计值有少许的偏离。如设计一个RC有源滤波器，由于电阻和电容随机误差的影响，实际滤波器的截止频率会在要求的截止频率附近随机摆动，最大的误差可以达到+/-50％。目前基本采用激光校正的方法对精度要求高的电阻和电容在集成电路测试阶段进行微调来满足系统对精度的要求。但是随着集成电路在使用中的老化而且集成电路内部不同位置的期间老化的速度不同，芯片在应用中的精度会逐渐降低。不同的硅圆之间的误差分布是不相关的，同一个硅圆上不同位置芯片上的器件误差也是不相关的。因此，在利用激光校正手段时，需要针对每一个芯片都进行不同程度的校正，从而提高了芯片的成本。目前采用方法的缺陷为(1)需要精密的测试设备(2)使用过程中误差会逐渐增加(3)成本高(4)需要占用较大的芯片面积鉴于目前上述方法的缺陷，本专利技术的目的是在芯片内部集成自动校正系统对误差实现自动校正，特别是电阻电容乘积时间常数误差的校正，使得滤波器截止频率精确可控。本专利技术的目的是通过以下方法实现的。在芯片内部集成电阻电容乘积的时间常数测试电路，实现针对RC有源滤波器设计中截止频率的精确可控，包括有源RC滤波器，RC有源滤波器与滤波器设计中的各个极点关联的RC电路结构单元构成的各个单阶RC中增加可控单元阵列，该可控单元阵列中单元在逻辑信号控制下可以实现与原型单元的连接或断开；可控单元阵列为与常规RC单元连接并且可以改变RC时间常数的调整单元；设置一个RC乘积时间常数的测试电路，将需要的时间常数与实际电路中的数值进行比较和运算，得到不同的逻辑控制信号来打开或关断可控单元阵列来调整时间常数使之达到需要的数值；设置一逻辑校正电路，该电路将测量得到的RC时间常数与设计需要的数值进行比较。RC时间常数的校正可以一次性达到，也可以利用步进法逐步逼近得到。利用步进法的精度要高于一次性计算法。采用如上的设计后，芯片内部集成自动校正系统对误差实现自动校正，特别是电阻电容乘积时间常数误差的校正，使得滤波器截止频率精确可控。 附图说明如下，图1现有的RC有源滤波器的电路图2RC乘积时间常数测试电路图3单个截止频率精确可控的滤波器图4多个截止频率点精确可控的可调谐滤波器图5RC混合的校正阵列示意图以下结合附图和实施例对本专利技术作进一步详述。图1所示为现有的RC有源滤波器原型电路。信号VinP从电阻R1输入后接全差分运算放大器的正输入端，运算放大器正输入端接电容C1，C1接运算放大器负输出端VoutN；信号VinN从电阻R2输入后接运算放大器的负输入端，运算放大器负输入端接电容C2，C2接运算放大器正输出端VoutP。此RC有源滤波器的截止频率仅与RC时间常数有关，但是由于随机误差的影响，截止频率是随机变化的；当一个系统需要滤波器工作于不同的截止频率时，需要集成多个滤波器电路。图2所示为RC乘积时间常数测试电路。连接关系为参考电压Vref连接运算放大器正输入端，运算放大器负输入端连接电阻和晶体管MT1源极，MT1栅极连接运算放大器的输出端而漏极连接电流镜I1，电流镜I1、I2、I3比例为1∶1∶K，电流镜I2连接另外一个电流镜I4，电流镜I4、I5比例为1∶N，电流I3和I5与开关SW1、SW2连接，SW1、SW2一端与电容及比较器正输入端连接，另外一端分别接地和电源，开关SW1、SW2受OUT和OUTB控制，比较器的负输入端连接另外一个参考电压Vref2，比较器的输出经过两级反相器后分别输出OUTB和OUT。OUT为COUNTER1的输入而CLKref为COUNTER2的输入，COUNTER1和COUNTER2受Start&End LOGIC模块控制，它们的输出为CALCULATOR模块的输入，CALCULATOR的输出为OUTPUT。工作原理为当电容上电压小于回滞区间比较器的上限值时，OUTB为高而OUT为低，开关SW1将I3电流导入电容充电，开关SW2将电流I5导入电源；当电容上电压大于回滞区间比较器的上限值时，OUT为高而OUTB为低，开关SW2将I5电流导入电容放电，开关SW1将电流I3导入地。当电容上电压低于回滞区间比较器的下限值时，OUTB重新为高而OUT为低，开始一个新的充电周期，从而得到一个三角波振荡器，OUT和OUTB为周期性的脉冲信号。脉冲信号的周期与RC时间常数成正比关系。COUNTER1和COUNTER2同时打开为OUT和参考时钟CLKref计数，当COUNTER2计数到M2时同时停止COUNTER1和COUNTER2的计数，此时假定COUNTER1的结果为M1，M1和M2经CALCULATOR处理后，就得到关于RC时间常数的绝对值信息。电流镜I1的电流为I1＝Vref/R充电电流为I3＝K*I1放电电流为I5＝N*I1三角波上升沿时间C*dV/I3三角波下降沿时间C*dV/I5三角波的周期为T＝RC*(dv/Vref)*(1/K+1/N)参考时钟的周期为Tref，则有 T*M1＝Tref*M2由此得到RC时间常数的绝对值为RC＝Tref*(M2/M1)*(Vref/dV)*(K*N/(K+N))在上式中，dV为比较器的回滞区间电压，Vref为基准电压，如带隙基准电压等电压数值确定并且随温度变化小的电压。如图3所示为单个截止频率精确可控的滤波器。连接关系为信号VinP经过开关SWPR、电阻RP和SWPRD后接全差分运算放大器的正输入端，运算放大器正输入端接电容CP1，CP1接运算放大器负输出端VoutN，电容CP经过开关SWP与运算放大器正输入端连接，经过开关SWPD与运算放大器的负输出端VoutN连接；信号VinN经过开关SWNR、电阻RN和SWNRD后接全差分运算放大器的负输入端，运算放大器负输入端接电容CN1，CN1接运算放大器正输出端VoutP，电容CN经过开关SWN与运算放大器负输入端连接，经过开关SWND与运算放大器的正输出端VoutP连接。参考电压Vref连接运算放大器正输入端，运算放大器负输入端连接SWNR开关和晶体管MT1源极，电阻RN通过开关SWNR连接运算放大器的负输入端而通过开关SWNRD接地，晶体管MT1栅极连接运算放大器的输出端而漏极连接电流镜I1，电流镜I1、I2、I3比例为1∶1∶K，电流镜I2连接另外一个电流镜I4，电流镜I4、I5比例为1∶N，电流I3和I5与开关SW1、SW2连接，SW1、SW2一端与本文档来自技高网...

【技术保护点】
一种在芯片内部集成电阻电容乘积的时间常数测试电路，实现针对ＲＣ有源滤波器设计中截止频率的精确可控，包括有源ＲＣ滤波器，其特征在于，ＲＣ有源滤波器与滤波器设计中的各个极点关联的ＲＣ电路结构单元构成的各个单阶ＲＣ中增加可控单元阵列，该可控单元阵列中单元在逻辑信号控制下可以实现与原型单元的连接或断开；可控单元阵列为与常规ＲＣ单元连接并且可以改变ＲＣ时间常数的调整单元；设置一个ＲＣ乘积时间常数的测试电路，将需要的时间常数与实际电路中的数值进行比较和运算，得到不同的逻辑控制信号来打开或关断可控单元阵列来调整时间常数使之达到需要的数值；设置一逻辑校正电路，该电路将测量得到的ＲＣ时间常数与设计需要的数值进行比较。

【技术特征摘要】

【专利技术属性】
技术研发人员：尹登庆，
申请(专利权)人：尹登庆，
类型：发明
国别省市：94[中国|深圳]