模拟FIR滤波器制造技术

模拟ＦＩＲ滤波器包括：非同步∑Δ调制器（ＡＭ），其产生振幅离散时间连续脉冲；延迟元件（Ｃ↓［１］…Ｃ↓［ｎ］）的序列，用于延迟所述振幅离散时间连续脉冲；以及装置（Ｏ↓［１］，Ｏ↓［ｎ］，Ｓ↓［１］，Ｓ↓［ｎ］，Ｉ↓［１］，Ｉ↓［ｎ］），用于低通滤波经延迟的振幅离散时间连续脉冲。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种包括模拟延迟线的模拟FIR(＝有限脉冲响应)滤波器。基于模拟延迟线的FIR滤波器在相当多的应用中是有用的。很重要的是这种滤波器用于通用谱成形和通用相位线性滤波的应用。其它应用有相位线性前滤波和后滤波，用来避免A/D和D/A转换、回波产生和回波消除电路等中的混淆(aliasing)。在这些情况下，延迟线通常具有多个抽头，经延迟的信号从所述抽头被获取。在其它情况下，延迟线仅具有一个输出抽头，因此来自输出抽头的信号和输入信号被组合，如在PAL TV信号的解调中以及在实施梳状滤波器以避免PALTV中的串色失真的过程中。最初，模拟延迟线是借助电磁器件中的声波传输来制造的。后来通用于电荷耦合器件(CCD)结构的组桶式存储器的专利技术允许在固态电路中实施延迟线。然而，这种模拟延迟线易于产生信号恶化，特别是当因延迟线长而发生延迟线中的许多信号传递时。现今的延迟线通常是借助具有A/D和D/A转换器作为I/O接口的数字存储器来实施的。然而，如果需要相对高的带宽和高分辨率，则使用数字延迟线可强加一些问题。因此，本专利技术的目的是提供一种包括延迟线的FIR滤波器，其能处理待以模拟方式被延迟的信号，并且其不经受现有技术FIR滤波器所具有的信号恶化。因此，本专利技术的FIR滤波器的特征在于非同步∑Δ调制器，其接收模拟输入信号并产生振幅离散时间连续脉冲；延迟线，其接收所述振幅离散时间连续脉冲，并包括延迟元件的序列，用于在延迟线的一个或多个输出处产生经延迟的振幅离散时间连续脉冲；以及被连接于所述一个或多个输出的装置，用于使用经延迟的振幅离散时间连续脉冲以产生模拟输入信号的经滤波的版本。非同步∑Δ调制器接受模拟输入信号并产生方波，其具有时间变化的频率和时间变化的占空度。占空度是输入信号振幅的线性函数，其意味着模拟输入信号被保留在方波频谱的基带部分中。非同步∑Δ调制器的原理、构造和特性已被描述于文章“Analog-to-DigitalConversion via Duty-Cycle Modulation”，IEEE Transactions onCircuits and Systems，Vol.44，no 11，November 1997，pp.907-914中。非同步∑Δ调制器之后是用于振幅离散时间连续脉冲的延迟线。该延迟线必须仅传递二值信号以使延迟线的元件可通过非线性方式来构建。信号内容被保留在信号的零交叉中，因此当方波的边缘足够陡时，信噪比可被维持在高水平，即使是在延迟线包括大量的元件时。随后，当需要模拟输入信号的经延迟的版本时，最后一个延迟元件的输出之后是低通滤波器，其通过基带。另一方面，当需要用于其它目的的模拟FIR滤波器时，延迟线被提供了许多抽头，其输出方波每个都被乘以加权因子，并且经加权的方波被组合以构成滤波器的经滤波的输出信号。可看到，以上引用的IEEE文章图3b示出了非同步∑Δ调制器，其之后是延迟元件的序列，用于延迟由非同步∑Δ调制器产生的振幅离散时间连续脉冲。然而，这种安排不被包括在滤波器中，而是在AD转换器中，在其中用高频同步采样脉冲来采样延迟线的输出方波以构成同步1位数字信号。相比而言，本专利技术的安排设法用振幅离散方式构成模拟滤波器，而不必使用高频采样。如以上所述，延迟元件可通过非线性方式来构建。例如，一串反相器可用于该目的。然而，由于当以现今的技术来实施时，每个反相器级都仅具有几皮秒的很小延迟，因此通常需要大量的反相器来提供足够的延迟。特别是当相对低频的信号必须被滤波时，需要长的延迟时间，因此需要很大数量的反相器。依照本专利技术进一步的方面，如果模拟FIR滤波器的特征在于每个延迟元件都包括用于产生具有前沿和后沿的单触发脉冲的装置，则这个缺点可被克服，其中序列中元件的前沿由序列中先前元件中产生的单触发脉冲的后沿开始。优选的是，本专利技术的FIR滤波器的进一步特征在于每个延迟元件都包括用于产生所述单触发脉冲的后沿处的尖峰的装置以及将所述尖峰施加给元件序列中的下一个元件和/或用于产生经延迟的振幅离散时间连续脉冲的锁存器的装置。与接收并产生全振幅离散时间连续脉冲的延迟元件相比，延迟元件的这种实施允许更精确的延迟。当先前元件的尖峰到达时，电容被放电并且单触发脉冲开始。随后，电容通过DC偏置电流来充电并且在电容上的电压达到阈值的特定时刻，单触发脉冲结束。在这种安排中，构成元件延迟的单触发脉冲的持续时间可通过适当选择电容和DC偏置电流的值而容易地设置。而且，如果需要，通过控制偏置电流的大小可容易地控制延迟。本专利技术的FIR滤波器基本上有两个设计参数。第一参数是非同步∑Δ调制器的中心频率，即当其输入信号为零时由非同步∑Δ调制器递送的方波的频率。为保护调制器中的低混淆失真，该中心频率应足够高，例如比输入信号的基带带宽高三倍。第二参数是延迟元件中单触发脉冲的宽度的设置。该脉冲宽度应当只是比非同步∑Δ调制器的方波中可发生的最小脉冲宽度小，从而避免单触发脉冲重叠待被延迟的方波的边缘。计算表明，单触发脉冲的宽度可不大于中心频率的周期的四分之一。这当然限制了每元件可获得的延迟。当本专利技术的模拟FIR滤波器的特征在于两个延迟线和锁存器装置时可获得对这一点的改进，一个延迟线用于延迟由非同步∑Δ调制器产生的振幅离散时间连续脉冲的前沿，一个用于延迟由非同步∑Δ调制器产生的振幅离散时间连续脉冲的后沿，锁存器装置用于组合两个延迟线的输出信号以产生经延迟的振幅离散时间连续脉冲。在该安排中，每元件的最大延迟等于非同步∑Δ调制器中心频率的全周期。看来单触发脉冲宽度对于滤波器精度比中心频率的值更为关键。中心频率仅仅应足够高以防止严重的混淆量并且足够小以防止与延迟元件中的单触发脉冲重叠。相比而言，单触发脉冲的宽度对于滤波器的特征更为关键，这是因为该脉冲宽度确定延迟量。因此，本专利技术进一步的目的是提供一种模拟FIR滤波器，其特征在于伪单触发脉冲发生器，其被匹配于延迟元件序列的单触发脉冲发生装置；用固定占空度基准频率来初始化伪(dummy)单触发脉冲发生器的装置；比较伪单触发脉冲发生器的单触发脉冲与基准频率的装置；以及将比较结果应用于伪单触发脉冲发生器和延迟元件序列的单触发脉冲发生装置以控制其脉冲宽度的装置。以这种方式，单触发脉冲的宽度可被精确设置，而不管由产品容差导致的不可避免的散布(spread)。看来当在一个延迟线的单触发脉冲发生器和另一个延迟线的单触发脉冲发生器之间存在不一致时，上述的二延迟线概念有了问题。如果存在不一致，则一个延迟线中的延迟不同于另一个延迟线中的延迟，因此波形的占空度可沿线变化。然而，假定这种不一致具有静态特性，则这可能比预期的危害小。则FIR滤波器的输出仅示出DC偏移误差。当这个DC偏移可接受时，依照本专利技术进一步的方面，当延迟元件每个都包括低电流反相器和一个或多个高电流反相器时，可应用延迟元件的较简单实施，所述低电流反相器接收待被延迟的振幅离散时间连续脉冲并产生具有相对低陡斜坡的脉冲，所述高电流反相器接收所述低陡斜坡脉冲并产生具有相对高陡边缘的经延迟的振幅离散时间连续脉冲。在此情况下，取代尖峰的延迟，完全、未修改的、振幅离散时间连续脉冲串被传递经过延迟线。在此情况下，延迟元件可仅由几个反相器组成，而对低电流反相器和第一高电流本文档来自技高网...

【技术保护点】
包括模拟延迟线的模拟ＦＩＲ滤波器，特征在于：非同步∑Δ调制器（ＡＭ），其接收模拟输入信号并产生振幅离散时间连续脉冲（＊）；延迟线，其接收所述振幅离散时间连续脉冲，并包括延迟元件（Ｃ↓［１］…Ｃ↓［ｎ］）的序列，用于在延迟线的一个或多个输出（Ｏ↓［１］，Ｏ↓［ｎ］）处产生经延迟的振幅离散时间连续脉冲；以及被连接于所述一个或多个输出（Ｓ↓［１］，Ｓ↓［ｎ］，Ｉ↓［１］，Ｉ↓［ｎ］）的装置，用于组合经延迟的振幅离散时间连续脉冲以产生模拟输入信号的经滤波的版本。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：E罗扎，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]