本发明专利技术涉及显示设备技术领域，公开了一种显示基板及显示装置，该显示基板包括呈阵列分布的像素区域，像素区域分为沿第一方向排列的透明区和遮光区，遮光区包括多个子像素单元；显示基板包括衬底基板，每个遮光区内对应各子像素单元的像素驱动电路和位于像素驱动电路远离衬底基板一侧的发光单元，发光单元与像素驱动电路电连接；像素驱动电路包括至少两个薄膜晶体管，像素驱动电路中的薄膜晶体管沿垂直于衬底基板的方向层叠设置，且至少两个薄膜晶体管的有源层在衬底基板上的正投影重叠。该显示基板能够增大透明区的面积，进而提高了透明显示的透过率。显示的透过率。显示的透过率。
【技术实现步骤摘要】
一种显示基板及显示装置
[0001]本专利技术涉及显示设备
，特别涉及一种显示基板及显示装置。
技术介绍
[0002]目前针对透明显示的技术需求还处在较高水平，尤其是超高透过率的要求，当透过率足够大可以实现很多的应用场景，例如车载透明显示、展示视窗、大型列车透明显示车窗等等，当透过率不够时对后面的场景无法更清晰的观看，严重影响观看者感受，因此实现超高透过率的技术开发必要性极大。
[0003]对于透明AMOLED显示基板的制作，常规技术方案是采用3T1C像素电路，将设计尺寸达到设备所能制作的极限，以便实现最大化的透明区域，这样整体屏幕显示就能做到现有技术所能实现的最大透明度，透明区面积所占的空间大概在60％
‑
70％范围。再将透明区所能去掉的膜层通过图形化工艺去掉，这样就保证了透明区的光线透过率，最终透明度可以进一步提升。
[0004]3T1C基础结构如图1所示，包括开关薄膜晶体管01、驱动薄膜晶体管02、感应薄膜晶体管以及电容03，驱动薄膜晶体管02与有机电致发光单元04连接，工艺特点如下：所有薄膜晶体管TFT在同一平面内形成，金属电极及半导体层同层制作，在不同区域形成图形，电容采用源漏极层的金属与有源层金属作为电容的两极，实现3T1C的电路架构。
[0005]按照此结构进行制作的显示面板，RGB三个发光子像素紧密排列在一起，透明区在三个子像素旁边，3个薄膜晶体管TFT及电容所占面积较大，每个图形都按照现有设备极限来进行也无法实现更大的透明区面积。因为，金属电极是不透光的，采用透明电极的话又会影响信号的传输速度，因此这样的制作工艺导致透明显示面板存在透过率的上限，甚至无法满足更高的要求。
技术实现思路
[0006]本专利技术提供了一种显示基板及显示装置，上述显示基板能够增大透明区的面积，进而提高了透明显示的透过率。
[0007]为达到上述目的，本专利技术提供以下技术方案：
[0008]一种显示基板，包括呈阵列分布的像素区域，所述像素区域分为沿第一方向排列的透明区和遮光区，所述遮光区包括多个子像素单元；
[0009]所述显示基板包括衬底基板，每个所述遮光区内对应各所述子像素单元的像素驱动电路以及位于所述像素驱动电路远离所述衬底基板一侧的发光单元，所述发光单元与所述像素驱动电路电连接；
[0010]所述像素驱动电路包括至少两个薄膜晶体管，所述像素驱动电路中的薄膜晶体管沿垂直于所述衬底基板的方向层叠设置，且至少两个所述薄膜晶体管的有源层在所述衬底基板上的正投影重叠。
[0011]本专利技术实施例提供的显示基板中，包括呈阵列分布的像素区域，像素区域分为沿
第一方向排列的透明区和遮光区，遮光区包括多个子像素单元，遮光区内对应具有各子像素单元的像素驱动电路以及位于像素驱动电路远离衬底基板一侧的发光单元，由于像素驱动电路中的薄膜晶体管沿垂直于衬底基板方向层叠设置，且至少两个薄膜晶体管的有源层在衬底基板上的正投影重叠，与现有技术相比，将像素驱动电路中的薄膜晶体管层叠设置能够减小遮光区占用的面积，进而能够增大透明区的面积，进而提高了透明显示的透过率。
[0012]可选地，所述像素驱动电路包括用于控制通过所述发光单元的电流的驱动薄膜晶体管，所述驱动薄膜晶体管的漏极与所述发光单元电连接，所述驱动薄膜晶体管位于像素驱动电路中其它的薄膜晶体管远离所述衬底基板的一侧。
[0013]可选地，所述像素驱动电路还包括用于控制数据信号的进入的开关薄膜晶体管，所述开关薄膜晶体管位于所述驱动薄膜晶体管与所述衬底基板之间，所述开关薄膜晶体管的有源层在所述衬底基板上的正投影与所述驱动薄膜晶体管的有源层在所述衬底基板上的正投影重叠。
[0014]可选地，所述像素驱动电路还包括用于抽取电信号的感应薄膜晶体管，所述感应薄膜晶体管与所述开关薄膜晶体管同层设置。
[0015]可选地，还包括：位于所述衬底基板与所述像素驱动电路之间的遮光层，所述遮光层为临近所述衬底基板的薄膜晶体管的栅极，且所述遮光层在所述衬底基板上的正投影覆盖所述驱动薄膜晶体管在所述衬底基板上的正投影。
[0016]可选地，所述像素驱动电路还包括干扰屏蔽层，所述干扰屏蔽层位于两个重叠的薄膜晶体管之间，且所述干扰屏蔽层在所述衬底基板上的正投影覆盖所述两个重叠的薄膜晶体管在衬底基板上的正投影，所述两个重叠的薄膜晶体管为有源层在衬底基板上的正投影重叠的两个薄膜晶体管。
[0017]可选地，所述干扰屏蔽层为SOG薄膜。
[0018]可选地，所述像素驱动电路还包括至少一个电容，所述电容中的电极板与所述层叠设置的薄膜晶体管中的金属层和半导体层中的任意至少两层同层制作，所述电容在所述衬底基板上的正投影与所述干扰屏蔽层在衬底基板上的正投影无交叠。
[0019]可选地，所述层叠设置的薄膜晶体管中的有源层的材料为透明金属氧化物半导体，所述电容与所述层叠设置的薄膜晶体管中任意至少两层有源层同层制作。
[0020]可选地，所述多个子像素单元在所述遮光区沿第二方向排列，所述第二方向与所述第一方向垂直；
[0021]每个所述子像素单元中层叠设置的薄膜晶体管和电容在所述遮光区沿第二方向排列。
[0022]可选地，所述多个子像素单元在所述遮光区沿第一方向排列；
[0023]每个所述子像素单元中层叠设置的薄膜晶体管和电容在所述遮光区沿第二方向排列，所述第二方向与所述第一方向垂直。
[0024]可选地，所述遮光区内包括沿第二方向排列的晶体管区和电容区，所述第二方向与所述第一方向相垂直；
[0025]所述多个子像素单元中的层叠设置的薄膜晶体管在所述晶体管区沿第一方向依次排列；
[0026]所述多个子像素单元中的电容在所述电容区沿所述第二方向依次排列。
[0027]本专利技术还提供一种显示装置，包括上述技术方案中提供的任意一种显示基板。
附图说明
[0028]图1为现有技术中一种透明显示基板的结构示意图；
[0029]图2为本专利技术实施例提供的一种显示基板的结构示意图；
[0030]图3
‑
图9为本专利技术实施例提供的一种显示基板的制作工艺流程；
[0031]图10
‑
图12为本专利技术实施例提供的一种像素区域的结构示意图。
[0032]图标：
[0033]1‑
衬底基板；2
‑
第一薄膜晶体管；21
‑
第一栅极211
‑
第一通孔；22
‑
第一栅绝缘层；23
‑
第一有源层；24
‑
第一源极；25
‑
第一漏极；3
‑
第二薄膜晶体管；31
‑
第二有源层；32
‑
第二栅绝缘层；33
‑
第二栅极；34
‑
第二源极；35
‑
第二漏极；4
‑...
【技术保护点】
【技术特征摘要】
1.一种显示基板，其特征在于，包括呈阵列分布的像素区域，所述像素区域分为沿第一方向排列的透明区和遮光区，所述遮光区包括多个子像素单元；所述显示基板包括衬底基板，每个所述遮光区内对应各所述子像素单元的像素驱动电路以及位于所述像素驱动电路远离所述衬底基板一侧的发光单元，所述发光单元与所述像素驱动电路电连接；所述像素驱动电路包括至少两个薄膜晶体管，所述像素驱动电路中的薄膜晶体管沿垂直于所述衬底基板的方向层叠设置，且至少两个所述薄膜晶体管的有源层在所述衬底基板上的正投影重叠。2.根据权利要求1所述的显示基板，其特征在于，所述像素驱动电路包括用于控制通过所述发光单元的电流的驱动薄膜晶体管，所述驱动薄膜晶体管的漏极与所述发光单元电连接，所述驱动薄膜晶体管位于像素驱动电路中其它的薄膜晶体管远离所述衬底基板的一侧。3.根据权利要求2所述的显示基板，其特征在于，所述像素驱动电路还包括用于控制数据信号的进入的开关薄膜晶体管，所述开关薄膜晶体管位于所述驱动薄膜晶体管与所述衬底基板之间，所述开关薄膜晶体管的有源层在所述衬底基板上的正投影与所述驱动薄膜晶体管的有源层在所述衬底基板上的正投影重叠。4.根据权利要求3所述的显示基板，其特征在于，所述像素驱动电路还包括用于抽取电信号的感应薄膜晶体管，所述感应薄膜晶体管与所述开关薄膜晶体管同层设置。5.根据权利要求2所述的显示基板，其特征在于，还包括：位于所述衬底基板与所述像素驱动电路之间的遮光层，所述遮光层为临近所述衬底基板的薄膜晶体管的栅极，且所述遮光层在所述衬底基板上的正投影覆盖所述驱动薄膜晶体管在所述衬底基板上的正投影。6.根据权利要求1所述的显示基板，其特征在于，所述像素驱动电路还包括干扰屏蔽层，所述干扰屏蔽层位于两个重叠的薄膜晶体管之间，且所...
【专利技术属性】
技术研发人员：刘威，卢昱行，宁策，王浩然，刘凤娟，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。