I3C总线验证方法及验证系统技术方案

本发明专利技术公开了一种I3C总线验证方法，所述方法基于UVM平台实现，其包括如下步骤：a.通过UVM搭建验证平台，构建顶层、中间层及底层的各个组件；b.编写单次测试的测试用例以和待测设计匹配；c.通过EDA工具运行测试用例以进行验证测试，并获得验证结果。同时，本发明专利技术还公开了一种应用于I3C总线验证方法的I3C总线验证系统。本发明专利技术的方案使得验证工程师能够按照具体的设计规格，灵活地改变验证平台的属性，保证验证的完整性和高效性。验证的完整性和高效性。验证的完整性和高效性。

I3C bus verification method and verification system

【技术实现步骤摘要】
I3C总线验证方法及验证系统


[0001]本专利技术涉及数字验证领域，更具体地涉及一种I3C总线验证方法及验证系统。

技术介绍

[0002]目前，随着芯片集成度与复杂度的日益增长，如何把待测设计验证地更完整和高效是一个极大的挑战。I3C总线标准在I2C总线标准的基础上增加了新的功能，例如动态地址分配、带内中断等，并且提供更高的数据速率且兼容I2C设备，因此想要完整地和高效地验证集成I3C总线协议的设计，其难度比传统I2C总线协议的验证更大，因为I2C总线的验证已经有成熟的验证IP，而对于I3C总线协议的验证，现有的技术是通过FPGA(现场可编程门列阵)或其他固定设备模拟I3C设备，与待测设计进行通信，将通信结果数据进行验证，而通信的内容一般受设备的限制而内容固定。其中，I3C(Improved InterIntegrated Circuit，增强型内嵌集成总线)，是MIPI联盟在原I2C总线标准基础上制定的一个更快速、低成本、低功耗的、具有更多功能的总线标准。
[0003]但是，上述现有的技术使用的是FPGA或者固定的I3C设备与待测设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种I3C总线验证方法，其特征在于，所述方法基于UVM平台实现，其包括如下步骤：a.通过UVM搭建验证平台，构建顶层、中间层及底层的各个组件；b.编写单次测试的测试用例以和待测设计匹配；c.通过EDA工具运行测试用例以进行验证测试，并获得验证结果。2.如权利要求1所述的I3C总线验证方法，其特征在于，所述通过UVM搭建验证平台具体包括如下步骤：a1.搭建测试项目的最顶层；a2.分别构建顶层、中间层及底层的各个组件；a3.在所述顶层中加入配置文件。3.如权利要求2所述的I3C总线验证方法，其特征在于，在所述配置文件中设置自定义的基本参数。4.如权利要求1所述的I3C总线验证方法，其特征在于，所述编写单次测试的测试用例步骤中，在测试用例中添加每一项任务对应的序列。5.如权利要求4所述的基于UVM的I3C总线验证方法，其特征在于，还包括步骤：在测试用例中利用UVM的回调函数机制对序列中输出的数据造错。6.如权利要求4所述的I3C总线验证方法，其特征在于，所述通过EDA工具进行验证测试具体包括如下步骤：C11.测试用例启动已添加的序列；C12.根据配置文件里的参数内容产生传输事务单元；C13.将传输事务单元的数据翻译为待测设计兼容的数据格式；C14.将翻译过的数据发送至待测设计，待测设计按照测试用例的设定执行对应功能。7.如权利要求5所述...

【专利技术属性】
技术研发人员：何青松，
申请(专利权)人：四川和芯微电子股份有限公司，
类型：发明
国别省市：