【技术实现步骤摘要】
一种无损平面芯片电感测试组件及其制作方法
[0001]本专利技术属于电子元器件测试领域，进一步来说涉及平面芯片电感测试领域，具体来说，涉及一种无损平面芯片电感测试组件及其制作方法。
技术介绍
[0002]平面芯片电感平面结构示意图如图1所示。目前，测试芯片电感常见的方法为：选择两端口微带线电路板夹具，微带线末端与转接头相连，夹具转接头与矢量网络分析仪转接头相连。两端微带线匹配阻抗为50Ω，与网络分析仪相匹配。需对矢量网络分析仪进行同轴校准后再对电路板夹具去嵌处理，消除电路板夹具的影响。完成校准后将待测件粘合在电路板测试夹具上，再采用金丝键合方式将待测件的两个焊盘分别键合到测试夹具的微带线(镀金层)上，微带线接地处理。进行S参数测试，再由S参数根据公式计算出感量、Q值等电性能。胶黏、键合金丝为破坏性测试，且胶黏、键合，计算等工序严重影响测试效率。
[0003]另外一种常见的测试方法为：将探针台、探针与矢量网络分析仪组成测试系统，进行S参数测试，再由S参数导出感量与Q值等电性能。这种测试方法省去金丝键合、胶黏等破坏性测试...
【技术保护点】
【技术特征摘要】
1.一种无损平面芯片电感测试组件，其特征在于，包括底座、嵌入件和校准件；所述底座包括：底座基片，定位腔，底座电极；在所述底座基片的中部区域开有贯通的定位腔，在底座基片的底部有两个底座电极，底座电极一端延伸到定位腔的腔边，底座电极另一端延伸到底座基片的端边；所述嵌入件包括：嵌入件基片，通孔，通孔金属化填充，嵌入件底电极，嵌入件表电极，嵌入件端电极；所述通孔设置两个，分别位于嵌入件基片的两端区域，贯穿嵌入件基片，采用通孔金属化填充对通孔金属化；在通孔的上端覆盖有嵌入件表电极，嵌入件表电极边缘距离嵌入件基片有一定的距离；在通孔的下端覆盖有嵌入件底电极，嵌入件底电极延伸到离嵌入件基片的侧边；在嵌入件基片的两端有嵌入件端电极，每端的嵌入件端电极与嵌入件底电极连接；所述定位腔的形状与嵌入件的形状一致，定位腔的尺寸略大于嵌入件的尺寸；所述定位腔的上表面高于嵌入件上表面，所述定位腔的上表面与嵌入件上表面的高度差小于校准件或待测件的厚度；所述嵌入件两端的嵌入件端电极分别与底座两端的相应的底座电极连接；所述校准件包括：校准件基片，校准件通孔，校准件通孔金属化填充，校准件底电极，校准件表电极，校准件端电极，校准件电极连线；所述校准件与所述嵌入件的形状、尺寸一致，结构区别仅在于校准件的两个表电极间设置了校准件电极连线。2.如权利要求1所述的一种无损平面芯片电感测试组件，其特征在于，所述底座基片、嵌入件基片及校准件基片的材料为氧化铝或氮化铝；所述表电极、通孔金属化填充及底电极所用材料为钨、铜、金、银或银钯；所述端电极的材料为Au或NiCr。3.如权利要求1所述的一种无损平面芯片电感测试组件，其特征在于，所述通孔的直径为40μm
‑
100μm，长度为100μm
‑
500μm；所述表电极的尺寸小于芯片电感焊盘尺寸10μm
‑
20μm，大于通孔直径10μm
‑
20μm；所述定位腔的长、宽尺寸大于芯片电感长宽尺寸约10μm
‑
20μm，定位腔的深度小于芯片电感高度约300μm
‑
600μm。4.如权利要求1所述的一种无损平面芯片电感测试组件，其特征在于，所述底座电极连接到高频测试夹具，再由高频测试夹具连接到测试仪器，对测试仪器进行开路校准。5.如权利要求4所述的一种无损平面芯片电感测试组件，其特征在于，所述测试仪器为LCR表或阻抗分析仪；所述高频测试夹具包括是德夹具，所述是德夹具的型号为16192A、16194A、16197A或16092A。6.如权利要求1所述的一种无损平面芯片电感测试组件的制作方法，其特征在于，包括如下制备工艺：一、嵌入件制作：(1)选取氧化铝或氮化铝基片，在基片上进行划线备用，使其分割为若干单元格；(2)在每个单元格内按平面芯片电感两端电极距离和位置各打两个通孔；(3)对通孔进行金属浆料填孔；(4)印刷表电极，电极中心位置与芯片电感焊盘中心位置一一对应，电极平面尺寸略小于芯...
【专利技术属性】
技术研发人员：程晨，谭天波，韩玉成，李德银，庞锦标，贾朋乐，曾玉金，
申请(专利权)人：中国振华集团云科电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。