一种可用于4D-PAM5网格编码调制的维特比译码器制造技术

本发明专利技术公开了一种可以用于对网格编码调制(TCM)进行译码操作的维特比(Viterbi)译码方法与维特比译码装置。该装置分为四个功能单元，分支度量计算单元计算网格图中的各个分支度量同时对因网格编码调制而产生的并行转移结果进行相应的译码，因此可针对网格编码调制进行译码。加

【技术实现步骤摘要】
一种可用于4D
‑
PAM5网格编码调制的维特比译码器


[0001]本专利技术涉及维特比(Viterbi)译码技术，具体来说，可应用于通讯领域中4D
‑
PAM5网格编码调制(TCM)技术的维特比译码方法及译码装置。

技术介绍

[0002]在数字通信系统中，传统的将编码与调制分开设计的办法无法协调带宽与功率之间的平衡。为了找到能够同时节省功率和带宽的方法，将纠错编码和调制结合在一起的网格编码调制技术应运而生。
[0003]网格编码调制技术将编码和调制结合在一起，增大码字序列之间的距离，既不降低频带的利用率也不降低功率利用率而是以设备的复杂化为代价换取编码增益。如今，网格编码调制已在频带、功率同时受限的通信系统如卫星、微波、同轴、双绞线等通信中大量应用，占据了统治地位。
[0004]网格编码调制的思想是将纠错编码技术和调制技术结合在一起进行设计，通过扩展信号的点集同时对信号的点集进行划分，使得各个信号点集中的信号的欧氏距离增大。
[0005]通常网格编码调制中的纠错编码技术使用卷积编码，对于约束长度不大的卷积编码通常采用最大似然解码的维特比译码算法。
[0006]在对卷积码进行维特比解码时有两个度量值需要关注，分别是分支度量(branch metric,BM)和路径度量(path metric,PM)。其中，分支度量用于表示网格图中的每个分支路径上的输入值与解码输出预测值之间的“距离”。路径度量则于网格图中的多条分支路径所构成的整个路径相关，对应于网格中从初始状态到当前状态的最可能路径与接收比特序列间的距离。“最有可能”是指在计算从初始状态到当前状态之间的所有可能路径度量后，取距离最小的那条。
[0007]使用维特比算法对卷积码进行解码的过程主要可以分为以下两个具体步骤：首先计算当前时刻输入值对应于各个分支之间的分支度量，之后将各个分支度量于各个输入状态对应的路径度量进行累加得到当前时刻的路径度量。路径度量的计算可以被认为是一个“加比选”过程：(1)将分支度量与上一时刻状态的路径度量相加。(2)每一状态比较达到该状态的所有路径。(3)每一状态删除其余到达路径，保留最小度量的路径(称为幸存路径)，该路径对应于错误最少的路径。
[0008]传统的维特比译码器通常由以下三个部分构成：分支度量计算单元(Branch Metrics Unit，BMU)；加法
‑
比较
‑
选择单元(Add
‑
Compare
‑
Select Unit，ACSU)；幸存路径存储单元(Survivor Path Memory Unit，SPMU)。
[0009]其中分支度量计算单元用于计算各个分支路径的分支度量；
[0010]加
‑
比
‑
选单元，按照上述“加比选”过程对最小度量的路径进行选择
[0011]幸存路径存储单元用于保存加
‑
比
‑
选单元得到的路径信息，以便进行译码输出。
[0012]本专利技术基于对卷积码解码的维特比译码算法，对维特比译码器进行改进使得其可以对网格编码调制进行译码，同时对于传统ACS单元进行优化提高译码速度，在SPM单元中采用“一输入多输出”的回溯结构，简化系统连接结构，保证译码速度。

技术实现思路

[0013]本专利技术提供对传统维特比译码方法及译码器的改进方法，通过在分支度量计算单元增加译码判决功能以及对译码判决结果的存储，使得可以对网格编码调制进行译码。
[0014]本专利技术提供一种对传统维特比译码器加比选单元的优化方法，将“加”操作与“比”操作并行进行，以此提高译码速度。
[0015]本专利技术提供一种回溯译码方法，采用“一输入多输出结构”，可保证在回溯过程中每个周期都有译码输出，克服了传统回溯结构带来的回溯延迟，保证译码速度。
[0016]本专利技术实施例提供了一种用于4D
‑
PAM5网格编码调制的维特比译码方法及译码装置，可以提高译码速度,简化回溯部分的结构。
[0017]本专利技术实施例提供了一种维特比译码器装置，该维特比译码器可对4D
‑
PAM5网格编码调制进行译码，包括以下四个部分：分支度量计算单元，加
‑
比
‑
选单元，幸存路径选择单元，路径存储回溯单元。
[0017]本专利技术实施例提供一种维特比译码器中的可同时对并行转移进行译码的分支度量计算单元，在计算分支度量的同时对相应子集中的符号进行译码。
[0018]本专利技术实施例提供一种将“加”操作与“比”操作并行进行的加比选单元，具体的实施方式为：
[0019]在本专利技术实施例中对应8个状态节点，每个状态节点都有4个输入分支路径。“加”操作为将每个分支度量与前一时刻输出该分支的状态节点的路径度量相加，“比”操作具体为判断[(路径度量a+分支度量a)
‑
(路径度量b+分支度量b)]的符号来判断两条路径度量之间的大小关系。
[0020]在本实施例中使用“一输入三输出”结构，即每个周期写入一组状态节点对应的路径转移信息和译码判决结果，回溯三个深度的状态节点，即在四个周期内回溯深度为12，同时输出4个译码输出结果，当开始回溯就可以保证每四个周期回溯输出4个译码深度，当串行输出时可保证在每个周期都有一个译码输出。
附图说明
[0021]为了更清楚的说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图做简单地介绍。
[0022]图1为网格编码调制技术结构图
[0023]图2为4D
‑
PAM5网格编码调制结构图
[0024]图3 4D
‑
PAM5中卷积码状态网格图
[0025]图4本专利技术实施例维特比译码器结构示意图
[0026]图5分支度量计算单元结构图
[0027]图6加
‑
比
‑
选单元结构图
[0028]图7路径存储回溯单元结构图
[0029]图8写地址与读地址对应关系图
[0030]图9路径与解码比特寄存器结构图
具体实施方式
[0031]为了更清楚地说明本专利技术的目的、技术方案以及优点，下面结合附图更详细地描述本专利技术实施例。不过本专利技术不应被理解为局限于该实施例所应用的4D
‑
PAM5网格编码调制技术。其中对维特比译码器的改进可应用于其他使用维特比译码算法的应用场合。
[0032]参见图1，为网格编码调制编码器的一般结构图，首先将输入的k比特信息分成k1比特和k2比特；k1比特通过一个(n，k1，m)卷积码编码器，产生n比特输出，用于选择分集后的信号星座图中2n个子集中的一个，另外的k2比特用于选定各个子集中的信号点。这表明星座图被划分为2n个子集，每个子集中含有2k2个信号点。当k2＝0时，所有m个信息比特本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于网格编码调制的维特比译码器，包括：分支度量计算单元，计算网格图中的各个分支度量同时对因网格编码调制而产生的并行转移结果进行相应的译码，因此可针对网格编码调制进行译码。加
‑
比
‑
选单元，通过对将“加”操作与“比”操作并行进行的结构，提升译码器的译码速度。幸存路径选择单元，用于对当前时刻，对应于每个状态节点的路径度量进行比较，比较结果用于路径存储回溯单元进行回溯操作时判断回溯起点.路径存储回溯单元采用“一输入多输出”回溯(Trace Back)结构，保证译码的速度同时简化系统连接结构。2.根据权利要求1中所诉方案，分支度量计算单元其特征在于在对分支度量进行计算的同时对因在编码调制过程中不参与卷积编码的输入的存在而产生的并行路径转移同时进行译码判决。3.根据权利1所述方案，加
‑
比
‑
选单元其特征在于，对各个状态多对应的输出的分支路径的分支度量与状态对应的路径度量进行相加操作的同时进行比较操作，“比”操作...

【专利技术属性】
技术研发人员：王忆文，郝香宇，潘涛，王瑶，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：